Преобразователь код-частота
Изобретение относится к измерительной и вычислительной технике и может быть использовано в системах обработки и передачи информации. Изобретение позволяет повысить точность преобразования за счет исключения влияния методической погрешности дискретности. Преобразователь код-частота содержит первый :И- второй регистры, первый и второй сумматоры, компаратор, блок логики, шины входного кода и кода режима , вход тактирукицих импульсов, шину выхода преобразователя. Блок лопики содержит элемент И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и триггер, 1 з.п. ф-лы, 2 ил. § (О с tsD О Од О сл со
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК (19) (11) (5114 Н 03 М 5/10
5 A
ОПИСАНИЕ ИЗОБРЕТЕНИЯ j!;:;
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАН ИЗОБРЕТЕНИЙ И ОТНРИТИ (К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3782612/24-24 (22) 10.08.84 (46) 23.01.86. Бюл. В 3 (71) Специальное конструкторское бюро вычислительной техники CO AH
СССР (72) С.А.Ефимов (53) 681.325 (088.8) (56) Авторское свидетельство СССР
Ф 966890, кл. Н 03 К 13/02, 1981.
Авторское свидетельство СССР
У 1039026, кл. Н 03 К 13/02, 05.03.82. (54) ПРЕОБРАЗОВАТЕЛЬ вЂ” КОД-ЧАСТОТА (57) Изобретение относится к измерительной и вычислительной технике и может быть использовано в системах обработки и передачи информации.
Иэобретение позволяет повысить точность преобразования эа счет исключения влияния методической погрешности дискретности, Преобразователь код-частота содержит первый .и. второй регистры, первый и второй сумматоры, компаратор, блок логи- . ки, шины входного кода и кода режима, вход тактирующих импульсов, шину выхода преобразователя. Блок логики содержит элемент И, элемент
ИСКЛ10ЧАКМЦЕЕ ИЛИ и триггер. 1 s.n. ф-лы, 2 ил. 206959 2 вход регистра 1. При достижении такого состояния, когда выполняется условие
Изобретение относится к измерительной и вычислительной технике и может быть использовано в системах обработки и передачи информации, а также в измерительной технике в качестве формирователя равномерной сетки частот.
Целью изобретения является повышение точности преобразования за .счет исключения влияния методи- 1О ческой погрешности дискретности.
На фиг, 1 представлена функциональная схема преобразователя код-частота;.;,на фиr, 2 — схема блока логики.
Преобразователь содержит ре— гистр l, сумматор 2, регистр 3, сумматор 4, компаратор 5, блок 6 логики, шину 7 входного кода, шину 8 режима, вход 9 тактирующих импульсов, шину 10 выхода преобразователя. Блок 6 логики содержит элемент И 11, элемент ИСКЛ1ОЧАЮЩЕЕ
ИЛИ 12 и триггер 13. .Преобразователь рабо гает следую- 25 щим о бр аз ом, На шину 7 подается входной код йц,, а на шину 8 — ксд режима И, На шине 9 действует импульсный сигнал с частотой >, входной код И „ поступает на первый вход сумматора 2., Тактирующие импульсы поступают с шины 9 с частотой на тактирующий вход регистра 1. Входным сигналом для сумматора 4 является код регист— ра М. Выходной сигнал преобразователя поступает на тактирующий вход регистра 3. В обоих сумматорах-2 и 4 имеется выход, с которого снимается сигнал переполнения, используемый для управления блока 6 логики, Сигнал переполнения появляется в том слу" чае, когда содержимое сумматора будет удовлетворять условию
° 4 (2) 15
55 где и — разрядность регистров 1 и 3 и сумматоров 2 и 4.
При включении питания преобразователя содержимое регистров и 3 обнуляется, Тогда при, включении на выходе сумматора 2 будет нулевой код, а на выходе сумматора 4 — код, равный коду режима М. Увеличение содержимого сумматора 2 происходит по мере поступления тактирующих импульсов с шины 9 на тактирующий где 5, — содержимое основного накапливающего сумматора, Б — содержимое дополнительного накапливающего сумматора, на выходе. компаратора 5 появится сигнал, поступающий на второй вход блока 6 логики, Одновременное появление на входах блока 6 логики сигналов и отсутствие сигналов переполнения (естественное состояние для начала процесса } приводит к формированию на выходе блока 6 логики выходно го импульса. Выходной импульс с блока 6 логики поступает на тактирующий вход регистра 3. Это приводит к увеличению содержимого сумматора 4: к текущему значению прибавляется величина, равная коду режима N. Дальнейшее развитие процесса зависит от соотношения величин М и и . Если 6 - 2, то прои цесс будет повторяться описанным образом до тех пор,пока á 2 что приведет к формированию импульса переполнения, который поступает на первый вход блока б логики. Этот импульс блокирует формирование выходных,импульсов преобразователя (выход блока 6 логики), до тех пор, пока не появится импульс переполнения с сумматора 2. Во время блокирующего действия импульса переполнения сумматора 4 содержимое сумматора 2 продолжает увеличиваться эа счет поступающих на тактовый вход регистра 1 импульсов. Поступающие в это время на блок 6 логики сигналы с компаратора 5 блокируются импульсом переполнения сумматора 4, формирование выходных импульсов не происходит ° Как только на выходе переполнения сумматора 2 появляется сигнал, свидетельствующий о выполнении неравенства(1), блокирующее действие сигнала переполнения сумматора 2 заканчивается (хотя сам сигнал переполнения может присутствовать)
После снятия блокировки импульсом переполнения сумматора 2 имйульсы, появляющиеся по условию (2) на выходе компаратора 5, поступают на блок 6 логики и формируют выходной
3 1 сигнал преобразователя. Этот выход-. ной сигнал вновь изменяет содержимое дополнительного накапливающего сумматора 4 и цикл вновь повторяет- ся.
Формулаизобретения
Преобразователь код-частота, содержащий два регистра и первый сумматор, первые входы которого подключены к шине входного кода, вторые входы — к выходам первого регистра, тактирующий вход которого соединен с входом тактовых импульсов, отличающийся тем, что, с целью повышения точности за счет исключения влияния методической погрешности дискретности, в него введены компаратор, второй сумматор и блок логики, выход которого подключен к тактирующему входу второго регистра и выходу преобразователя, первый вход блока логики соединен с выходом переполнения второго сумматора, второй — с выходом компаратора, третий — с выходом . переполнения первого сумматора, а
206959 4 четвертый — с входом тактовых импульсов, входы первого регистра подключенЫ к выходам первого сумматора, выходы — к первым входам компаратора, вторые входы которого объединены с входами второго регистра и подключены к выходам второго сумматора, первые входы которого соединены с шиной кода режима, а вторые — с выходами второго регистра.
2. Преобразователь по п.1, о т— л и ч а ю шийся тем, что блок логики содержит элемент И, элемент
ИСКЛЮЧАЮЩЕЕ ИЛИ и триггер, выход которого подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с первым вхоgp дом блока логики, а выход — с инверсным входом элемента И, первый вход которого подключен к второму входу блока логики, а второй — к четвертому входу блока логики, выход элемента И соединен с выходом блока логики и 0 -входом триггера, С, -вход которого подключен к третьему входу
5лока логики.
12Î6959
Составитель О,Тюрина
Редактор Л.Гратилло Техред А.Бабинец Корректор Г.Решетник
Заказ 8734/59 Тираж 818 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д.4/5
Филиал ППП "Патент", г.ужгород, ул.Проектная,4
