Устройство для контроля интегральных микросхем памяти

 

Изобретение относится к области вычислительной техники и может быть использовано для контроля работоспособности интегральных микросхем памяти . Целью изобретения является повьшение достоверности контроля за счет создания режима помех по цепям питания проверяемых микросхем памяти с изменяемой в заданном диапазоне амплитудой и параметрической оценки области работоспособности микросхем Ъо численному значению предельно допустимой помехи. Устройство содержит блоки управления, генераторы импульсов, формирователи управляющих сигналов, счетчики, программируемьй блок питания, датчик температур , триггер, печатающий блок, пороговый элемент, сумматор и элемент И. 1 ил. ct 5S (Л CZ ю Кэ о СП со |

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) (51) G 11 С 29/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ /,., -:.,--..

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3772924/24-24 (22) 17.07.84 (46) 23.04.86. Вюл. № 15 (72) Л.В.Дербунович, В.Ф.Бохан, В.И.Кимарский, Ю.И.Кузовлев, И.Г.Либерг и И.В.Черняк (53) 681. 327 (088. 8) (56) Ав торское свидетельство СССР № 6463?5, кл. G 11 С 29/00, 1976.

Авторское свидетельство СССР

¹ 1144154, кл. G 11 С 29/00, 27.03.84. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ ПАМЯТИ (57) Изобретение относится к области вычислительной техники и может быть использовано для контроля работоспособности интегральных микросхем памяти. Целью изобретения является повышение достоверности контроля за счет создания режима помех по цепям питания проверяемых микросхем памяти с изменяемой в заданном диапазоне амплитудой и параметрической оцен. ки области работоспособности микросхем по численному значению предельно допустимой помехи. Устройство содержит блоки управления, генераторы импульсов, формирователи управляющих сигналов, счетчики, программируемый блок питания, датчик температур, триггер, печатающий блок, поро говый элемент, сумматор и элемент И.

1 ил.

1226532

Изобретение относится к вычислительной технике и может быть использовано для контроля работоспособности интегральных микросхем Памяти.

Цель изобретения — повышение достоверности контроля за счет создания режима помех по цепям питания проверяемых микросхем памяти с изме-. няемой в заданном диапазоне амплитудой и параметрической оценки области работоспособности микросхем по численному значению предельно допустимой помехи.

На чертеже изображена структурная схема устройства для контроля интегральных микросхем памяти.

Устройство содержит первый блок управления, генераторы 2 и 3 импульсов, первый формирователь 4 управляющих сигналов, первую группу счетчиков 5, второй формирователь 6 управляющих сигналов, вторую группу счетчиков 7, программируемый блок 8 питания, третью группу счетчиков 9, датчик 10 температуры, первый счетчик 11, второй блок 12 управления, триггер 13, третий формирователь 14 управляющих сигналов, печатающий блок 15, пульт 16 управления, элементы И-KIH 17, регистр 18, элемент

ИЛИ 19, второй 20, третий 21, четвертый 22 счетчики, генератор 23 сигналов, пороговый элемент 24, элемент И 25, сумматор 26.

Устройство подключается к контролируемой интегральной микросхеме 27 памяти.

Устройство работает следующим образом.

Для построения многомерных областей работоспособности микросхем памяти устройство имеет два режима функционирования: режим задания параметров управляющих воздействий и внешних условий и режим тестирования.

В режиме задания параметров управляющих воздействий и внешних условий из пульта 16 управления в блок 1 управления вводится программа генерации теста. Блок 12 управления в соответствии с программой,,также записан= ной с пульта 16 управления, задает исходное значение параметров, определяющих многомерную область работоспособности проверяемой микросхемы.

Таким образом, временное положение и длительность управляющих сигналов, которые реализуются формирователем 4, 10

4 соответствует кодам, занесенным в первую группу счетчиков 5. Амплитуда управляющих сигналов определяется кодами второй группы счетчиков 7.

Задание температуры окружающей среды, когда проверяемая микросхема 27 загружена в термостат, осуществляется датчиком 10 температуры в соответствии с кодом первого счетчика 11.

Исходный уровень напряжения питания задается кодами третьей группы 9 счет чиков, которые записываются из блока 12 управления, при этом тактовые импульсы поступают через элементы

И-ИЛИ 17. Значение коэффициента пересчета К для реализации режима,линейного изменения напряжения питания записывается иэ блока 12 управления в регистр 18, а затем через элемент ИЛИ 19 заносится во второй счетчик 20. Уровень амплитуды помехи задается кодами четвертого счетчика 22. При этом, если предусмотрена оценка работоспособности проверяемой микросхемы памяти при наличии помех, с пульта 16 управления на второй вход э.пемента И подается уровень логической "1п °

После задания параметров блок .12 управления по команде с пульта 16 управления переводит триггер 13 из "1п в "0", При этом формирователь 14 разрешает работу печатающего блока 15, который фиксирует состояние счетчиков 5, 7, 9, 11, 20 и 22. После этого триггер 13 вновь переводится B 1

В режиме тестирования блок 1 управления в соответствии с введенной программой вырабатывает совокупность управляющих сигналов, которая опре,целяет реализацию теста проверки и задает код данных, адрес и род работы для проверяемой микросхемы в каждом цикле обращения. Генератор 2 импульсов формирует эталонныи код данных для записи в проверяемую микросхему 27 и для сравнения со считанными из микросхемы 27 данными.

Результаты сравнения считанного и эталонного коцов поступают в блок 1 управления. Генератор 3 импульсов формирует код адреса проверяемой микросхемы 27. Информация о состоячии счетчика адреса генератора 3 поступает в блок 1 управления, задавая условные переходы в алгоритме проверяющего теста. Формирователь 4 управляющих сигналов в зависимости

1226532

t0

l5

30

40

50 от заданного блоком 1 управления режима формирует временную диаграмму записи, считывания или регенерации. Счетчик 20 осуществляет пересчет импульсов "Выбор микросхемы", поступающих на его тактовый вход с. выхода формирователя 4 и после каждых К импульсов выдает импульс переноса, который (если задан режим измерения напряжений питания в процессе прохождения проверяющего теста) поступает через элементы И-ИЛИ 17 на вход третьей группы счетчиков 9 и изменяет их содержимое.

С выхода генератора 23 напряжение помехи в виде белого шума поступает на пороговый элемент 24, который осуществляет формирование прямоугольных импульсов. Наличие импульса соответствует тому случаю, когда действующее напряжение суммы гармоник, образующих в совокупности белый шум, превышает значение порогового напряжения. Таким образом, на вход сброса в нуль третьего счетчика 21 через элемент И 25, если на его втором входе присутствует уровень "1", задаваемый с пульта управления, поступает последовательность прямоугольных импульсов, время появления и длительность которых подчиняются нормальному закону распределения, в общем случае описывающему белый шум.

Счетчик 21 постоянно находится в режиме параллельной записи, однако значение логического "0" на сбросовом входе удерживает его в нулевом состоянии. При этом на первые входы сумматора 26 подается код "Все нули" и на управляющие входы блока 8 питания поступает двоичный код, соответствующий состоянию третьей группы счетчиков 9. Когда на вход сброса в нуль счетчика 21 приходит положительный импульс, то счетчик 2f переходит в режим параллельной записи, осуществляя перезапись кода амплитуды помехи из четвертого счетчика

22. В этом случае на выходе сумматора 26 появляется код, соответствующий сумме двоичных чисел, занесенных в данный момент в третью группу счетчиков 9 и в счетчик 21. Таким образом, напряжение питания проверяемой микросхемы 27 случайным образом изменяется относительно уровня задаЭ ваемого кодами счетчиков 9, на величину, соответствующую коду четвер. того счетчика 22. Следует отметить, что поскольку длительность нмпульI сов на входе сброса в нуль счетчика

21 носит случайный характер, а схема программируемого блока 8 питания обладает конечным быстродействием по отработке управляющего кода, то характер имитируемых помех по питанию близок к реальным условиям эксплуатации. При этом максимальная амплитуда помехи не превышает уровень, заданный кодами четвертого счетчика 22.

Блок 1 управления информирует блок 12 управления о результате тес-тирования. По окончании теста или в случае отказа проверяемой микросхемы

27 блок 12 управления останавливает работу блока 1 управления и через триггер 13 и формирователь 14 разрешает работу печатающего блока 15, который фиксирует состояние счетчиков 5,7,8, 11, 20 и 22 в момент останова. Блок t2 управления изменяет исходное значение счетчиков 5,7,9, 11, 20 и 22 и регистра 18, меняя тем самым значения параметров управляемых воздействий.

Формула из о6р ет ения

Устройство для контроля интегральных микросхем памяти, содержащее генераторы импульсов, подключенные к первому блоку управления, последовательно соединенные первый и второй формирователи управляющих сигналов, входы первого из которых соединены с выходами генераторов импульсов и одним из выходов первого блока управления, выход второго формирователя управляющих сигналов является первым выходом устройства, входом которого является вход одного из генераторов импульсов, программируемый блок питания и датчик температуры, выходы которых являются соответственно вторым и третьим выходами устройства, триггер, выход которого подключен к входу третьего формирователя управляющих сигналов, пульт управления, соединенный с первым и вторым блоками управления, первый и второй счетчики, .три группы счетчиков, информационные

55 выходы которых подключены к информационным входам печатающего блока, информационные выходы счетчиков первой и второй групп и первого счетчиft

Составитель О.Кулаков

Техред И.Попович Корректор С.Шекмар

Редактор Е.Папп

Заказ 2t40/52 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий f13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

5 1 ка соединены, соответственно, с управляющими входами первого и второго формирователей управляющих сигналов и с входом датчика температуры, один из управляющих входов печатающего блока соединен с выходом третьего формирователя управляющих сигналов, выходы второго блока управления подключены, соответственно, к-входам триггера, первого счетчика, одним входам элемента ИЛИ и элементов .

И-ИЛИ, счетчиков групп, регистра, одному из входов первого блока управления и другому управляющему входу печатающего блока, а входык другим выходам первого счетчика и счетчиков групп, тактовый вход второго счетчика соединен с одним из выходов первого формирователя управляющих сигналов, информационный вход - с выходом регистра, вход управления — с выходом элемента ИЛИ, а выход переноса — с другими входами элемента ИЛИ и элементов И-ИЛИ, выходы элементов И-ИЛИ соединены с тактовыми входами счетчиков третьей

226532 ь группы, о т л и ч а ю щ е е с я тем, что, с целью повьппения достоверности контроля, в устроиство введены третий счетчик, элемент И, четвертый счетчик, сумматор и последовательно соединенные генератор сигналов и пороговый элемент, выход которого соединен с одним из входов элемента И, другой вход которого

1О подключен к одному из Выходов пульта управления, один из выходов второго блока управления соединен с входом четвертого счетчика, один из выходов которого подключен к одному входу третьего счетчика и к информационным входам печатающего блока, а другой выход — к одному из входов второго блока управления, первый вход сумматора соединен с выходом

2о третьего счетчика, другой вход которого подключен к выходу элемента И, информационный выход счетчиков третьей группы соединен с вторым входом сумматора, выход которого подключен к д управляющему входу программируемого блока питания.