Устройство для формирования запросов на прерывание при отладке программ

 

Изобретение относится к области вьиислительной техники и может быть применено в устройствах для отладки программ. Целью изобретения является повышение быстродействия при отладке программ за счет появления возможности задания практически любого числа точек прерывания для всех возможных типов мапшнного цикла процессора . Тем самым появляется возможность обеспечивать программные вставки и режим трассировки программ . Поставленная цель достигается введением двух мультиплексоров и трех однообразных блоков памяти . 1 ил. ISD со со vj N9 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН g 4 G 06 F 11/28

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3714086/24-24 (22) 22. 03. 84. (46) 23. 06. 86. Бюп. У 23 (7i) Рижское ордена Ленина производственное объединение ВЭФ им.В.И. Ле.— нина (72) А.А. Гаврилов, А.Н. Колесников, N.À. Товба и А.Е. Цветков (53) 681.3(088.8) (56) Авторское свидетельство СССР

Р 849218, кл. С 01 F 11/28, 1979.

Авторское свидетельство СССР

Ф 962945, кл. 6 06 F 11/28, 1980. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

ЗАПРОСОВ НА ПРЕРЫВАНИЕ ПРИ ОТЛАДКЕ

ПРОГРАММ,.SUÄÄ 1239723 А1 (57)Изобретение относится к области вычислительной техники и может быть применено в устройствах для отладки программ. Целью изобретения является повышение быстродействия при отладке программ за счет появления возможности задания практически любого числа точек прерывания для всех возможных типов машинного цикла про- цессора. Тем самым появляется возможность обеспечивать программные вставки и режим трассировки программ. Поставленная цель достигается введением двух мультиплексоров и трех однообразных блоков памяти. 1 ил.

12397

Изобретение относится к вмчислительной технике и может быть использовано при отладке программ на ЭВМ в режиме реального времени.

Цель изобретения — повышение 5 быстродействия устройства. .На чертеже изображено устройство для прерывания при отладке программ. .В его состав входят первый 1, второй 2 и третий 3 регистры, регистр 10

4 управляющего слова, элемента И-HE .

5, выход 6 устройства, тактовый вход

7 стробирования устройства, первые 8 и вторые 9 адресные входы устройства, первые 10 и вторые 11.информационные 15 входы устройства. Устройство содержит также первый 12 и второй 13 мультиплексоры, первый 14, второй 15 и третий 16 блоки памяти, вход 17 разрешения устройства, первый 18, второй

19 и третий 20 входы чтения устройства, вход 21 сброса устройства, первый 22 и второй 23 входы записи устройства.

Возможность задания произвольного числа точек прерываний обеспечивается введением трех блоков 14-16 памяти, кан цый из которых хранит часть вектора прерывания (точки останова). Часть вектора прерывания отображается на адрес блока памяти, а "1" по этому адресу свидетельствует о том, что данная часть вектора принадлежит заданному множеству векторов. Совокупность. трех блоков памяти формирует информацию о принадлежности текущего состояния адресных и информа.- .. ционных входов устройства к заданному множеству векторов. Для восьмираэрядных данных и 16-разрядного адреса О требуются блоки памяти емкостью 256х1 каждый. Блок 14 фиксирует часть вектора, определяющего тип машинного цикла, а блоки 15 и 16 — адресную часть вектора. Мультиплексоры 12 и 13 введены для возможности подключения к адресным входам ЗУ либо информации с адресных входов устройства, либо сигналов с информационных входов.

Последнее необходимо при начальной . загрузке блоков памяти заданным набором векторов прерывания. Элемент

ИЛИ-HE S объединяет сигналы с выходов блоков памяти и лактовый сигнал с входа 7, а также сигнал запрет/разрешение с выхода регистра 4. Остальные три регистра (1-3) необходимы для воз", можности фиксации значения прервавшего вектора, по которому происходит преТаблица 1

Выходы регистра 4

Режим работы

6 5 4 3 2 1

О, 0 0 0 0 0 Начальное состояние

0 0 0 с Ь а

Режим записи в блоки

14-16 данных g, b, ф соответственно;

Разрешение прерывания по заданным точкам останова (разрешение работы устройства в режиме слеже-. ния)

Разрешение пошаго-. вой отладки, 1 0

Запрет прерывания (запрет работы устройства в режиме слежения) В табл.1 выход 1 — входные данные для блока 14; выход 2 — входные данные для блока 15; выход 3 — входные данные для блока 16; выход 4 — управление мультиплексорами 12 и 13, выход S — запрет/разрешение блоков

14-16;выход 6 - запрет(разрешение выхода прерывания (блокировка выхода 6). Запись в регистр 4 осуществляется по входу 22 (командой вывода в порт). Устройство подключается к микроЭВМ своими входами и выходом. Адресные входы 8 и 9 и первые информационные входы 10 устройства подключа-ются к адресной и информационной шине микроЭВМ, информационные входы 11 подключаются непосредственно к инфор-, 23 2 рывание (совпадение текущего состояния входов устройства с заданным набором векторов прерывания). Состояние регистров 1-3 можно прочитать.

Устройство подключается, например к микроЭВМ, и обеспечивает автоматическое слежение эа работой процессора.

Перед началом отладки программы устройство программируется путем записи в блоки 14-16 заданного набора векторов прерывания. В регистр 4 записывается соответствующее управляющее слово, задающее режим работы (табл.1) 12397

Таблица 2

Биты статуса (входы 11 устройства) Тип машинного цикла

76543210

0 0 0 0 0 1 0 О

0 1 0 0 О 0 1 О

Запись в стек

Чтение порта ввода-вывода

00010000

Запись в порт ввода-вывода

001 000 1 1

Подтверждение прерывания

00000011

0000001 О

00101011

Подтверждение прерывания-останов

1 0 0 0 1 0 1 0

Подтверждение останова мационным выходам микроцроцессора, а тактовый вход 7 стробирует момент присутствия на входах 11 состояния статуса процессора, определяющего тип. машинного цикла. Для микропроцессора соответствие состояния типу машинного цикла приведено в табл.2.

1 0 1 О 0 0 1 0 Чтение первого байта команды

1 0 0 О 0 0 1 0 Чтение памяти

0 О 0 0 0 0 0 О Запись в память

1 0 0 0 О 1 1 О Чтение стека

Подтверждение прерывания

Подтверждение прерывания

Входы чтения 18-20 и входы записи

22 и 23 подключаются к дешифратору выбора портов ввода-вывода микроЭВМ, обеспечивая управление работой устL ройства по программе (программа-отладчик). Тем самым обеспечивается возможность чтения состояния регистров 1-3, а также загрузка управляющего слова в регистр 4 и процесс записи в блоки

14-16. Вход 17 разрешения является дополнительным входом, обеспечивающим разрешение момента стробирования по

23 4 входу 7. Выход б устройства подключается к входу прерывания микроЭВМ, обеспечивая прерывание программы при совпадении текущего состояния процессора с одним из заданных векторов прерывания, После сбро".à устройства по входу

22 регистр 4 находится в начальном состоянии„ которое запрещает работу устройства в режиме слежения. Перед включением устройства в режим слежения необходимо предварительно очистить блоки 14- 16, а затем .загрузить в них заданный набор векторов прерывания.

Устройство на микроЭВМ, реализованной на основе микропроцессора, работает следующим образом.

Входы 8 подключаются к восьми разрядам младшей части адреса, входы 9 к восьми разрядам старшей части адреса, входы 10 — к восьми разрядам данных, а входы 11 — к информационным выходам микропроцессора. При этом в качестзе ЗУ можно использовать ЗУ емкостью 256х1.

Вначале осуществляется загрузка блоков 14-16 памяти нулевыми данными.

Для этого в регпстр 4 записывается управляющее слово, соответствующее режиму записи в блоки памяти, а в разряды 0,,Ь и с записывается "О". Затем 256 раз посылается команда вывода в порт, которая поступает на вхоцы записи блоков 14-16 с входа 23 устройства, причем значение сопровождае.мых данных на входах 10 и 1 1 меняется от ООН до FFH. В режиме записи в блоки памяти мультиплексоры 12 и 13 пропускают на адресные входы блоков 15 и 16 значение с информационных входов 10.

После такой процедуры во все ячейки

14-16 записывается "0". Для задания точек останова {векторов прерывания) в блоки памяти по заданным адресам записывают "1". Например, если не-: обходима иметь точку останова по адресу 0178Н при чтении кода команды, в блоке 14 памяти необходимо записать

"1" по адресу Л2Н, в блок 16 памяти— па адресу 01Н, а в блок 15 памяти— по адресу 78Н.

Для этого в регистр 4 записывается И1Н и посылается команда вывода в порт на вход 23, сопровождаемая данными А2Н, затем в регистр 4 записывается 82Н и команда вывода в порт сопровождается данными Р78Н, затем в регистр 4 записывает5 1239 ся Р4Н и команда вывода в порт coriровождается данными Р1Н. Таким же образом записываются остальные точки останова. После записи всех заданных точек останова в регистр 4 записывается состояние, разрешающее режим слежения с прерыванием по точкам останова. При этом на выход мультиплексоров 12 и 13 передается состоя-. ние адресных входов устройства. При 10 совпадении текущего состояния входов устройства с одной из заданных точек останова на выходах всех трех блоков памяти появляется "1", что приводит к появлению импульса на выходе 6 устройства во время действия сигнала на входе 7 устройства..Сигнал с выхода 6 подается на вход прерывания микроЭВМ. Тем самым осуществляется переход к подпрограмме обработки 20 прерывания, т.е. в данном случае к программе-отладчику.

Так как блоки 14-16 памяти не изобретения

Фо р мул а

Устройство для формирования запросов на прерывание при отладке программ, содержащее первый, второй полностью эмулируют ассоциативную память, возможны паразитные точки останова. Это возникает за счет пересечения точек останова в одной чз трех восьмиразрядных частей. Для исключения влияния .паразитных точек останова используются регистры 1-3, в которых в момент прерывания фиксируется значение прерывающего вектора, После каждого прерывания по точкам останава можно читать состояние ðcгистров 1-3 и сверять их с заданными векторами. Если прерывающий вектор

35 не попадает в область заданных векторов, то он игнорируется.

Если в. регистр 4 записать состояние, соответствующее режиму пошаговой отладки (трассировки по каждой ко40 маиде), то прерывания будут происходить после каждой комадды. Если задать точки останова, которые возможны только при ошибочной работе программы то имеется возможность фиксировать

| ошибки в работе программ.

Таким образом, использование предлагаемого изобретения позволяет значительно сократить время отладки, . так как позволяет в одном прогоне задавать различные векторы прерывания.

723 б и третий регистры, регистр управляющего слова и элемент И-НЕ, причем выход элемента И-НЕ соединен с выходом прерывания устройства, тактовый вход устройства и первый выход регистра управляющего слова соединены соответственно с первым и вторым входами элемента И-НЕ, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия, в него введены первый и второй мультиплексоры, первый, второй и третий блоки памяти, причем первая и вторая группы адресных входов устройства соединены с первыми группами информационных входов соответственно первого и второго мультиплексоров, первая группа входов задания данных устройства соединена с вторыми группами информационных входов первого и второго мультиплексоров, с группой информационных входов регистра управляющего слова и с группами информационных выходов, второго и третьего регист-. ров, вторая группа входов задания дан- . ных устройства соединена с группами информационных входов первого регистра и группой адресных входов первого блока памяти, группа выходов первого мультиплексора соединена с группой адресных входов второго блока памяти и группой информационных входов второго регистра, группа выходов второго мультиплексора соединена с группой: информационных входов третьего регистра и группой адресных входов третьего блока памяти, второй выход регистра управляющего слова соединен с управляющими входами первого и второго мультиплексоров, третий выход регистра управления соединен с входами обращения первого, второго и третьего блоков памяти, четвертый, пятый и шестой выходы регистра управляющего слова соединены с информационными входами соответственно первого, второго и третьего блоков памяти, первый вход записи устройства соединен с входом записи регистра управляющего слова; второй вход записи устройства соединен с входами записи первого, второго и третьего блоков памяти, вход сброса устройства соединен с входом начальной установки регистра управляющего слова, вход обращения устройства, и информационные выходы первого, второго и третьего блоков памяти соединены соответственно с третьим, четвертым, пятым и шестым входами

1239723

21 10 22 23

777 18 Р fg И

Сос вавитель И.Сигалов

Техред О.Сопко, Корректор Е.Сирохман

Редактор Е.Папп

Ф

Заказ 3398/50 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4!5

Производственно-полиграфическое предприятие, r.Óæãoðîä, ул.Проектная,4 элемента И-НЕ, выход которого соединен с входами записи первого, второго и третьего регистров, первый, второй и третий входы чтения устройства соединены соответственно с входами чтения первого, второго и третьего регистров соответственно.