Устройство для передачи сигналов начальной синхронизации
Изобретение относится к технике передачи дискретной информа1щи. Цель изобретения - расширение функциональных возможностей устр-ва путем обеспечения приема сигналов адресной начальной синхронизации (С). Устр-во содержит регистр 1 сдвига, сумматор 2 по модулю два, дешифратор 3 нулевого состояния рег истра 1 , блок установки 4 адресов, дешифратор 5 окончания передачи сигналов тактовой С, RS-триггер 6 переключения сигналов начальной С, дешифратор 7 окончания рекуррентного цикла, RS-триггер 8 управления передачей, D-триггер 9, эл-ты ИЛИ 10 и 15 и эл-ты И 11-14. Для обеспечения приема сигналов адресной начальной С в устр-но введены сумматор 16 по модулю два, эл-ты И 17 и 18, эл-т ИЛИ 19, мультиплексоры 20 и 23, К-разрядньй счетчик 21 и выделитель 22 фронтов,. При этом сигнал на выходе Фазовый пуск устр-ва свидетельствует о приеме комбинации начальной С, 1 ил. с (О (Л с
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИН (19) (И) (5I)4H04 L 7!О
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3924644/24-09 (22) 02.07,85 (46) 15.09.87, Бюл. 11- - 34 (72) И.И.Родькин, В.П.Даценко, В,И.Балябин и В.А.Ефимов (53) 621,394.662 (088,8) (56) Авторское свидетельство СССР
Р 1123 113, кл. Н 04 L 7/10, 1984, (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ СИГНАЛОВ НАЧАЛЬНОЙ СИНХРОНИЗАЦИИ (57) Изобретение относится к технике передачи дискретной информации. Цель изобретения — расширение функциональных возможностей устр-ва путем обеспечения приема сигналов адресной начальной синхронизации (С). Устр-во содержит регистр 1 сдвига, сумматор
2 по модулю два, дешифратор 3 нулевого состояния регистра 1, блок установки 4 адресов, дешифратор 5 окончания передачи сигналов тактовой С, RS-триггер 6 переключения сигналов начальной С, дешифратор 7 окончания рекуррентного цикла, RS-триггер 8 управления передачей, D-триггер 9, эл-ты ИЛИ 10 и 15 и эл-ты И 11 — 14.
Для обеспечения приема сигналов адресной начальной С в vcTp-Ro BREäåíû сумматор 16 по модулю два, эл-ты И
17 и 18, эл-т ИЛИ 19, мультиплексоры
20 и 23, К-разрядный счетчик 21 и выделитель 22 фронтов, При этом сигнал на выходе "Фазовый пуск" устр-ва
EÎO свидетельствует о приеме комбинации начальной С. 1 ил.! t !3
Изобр(тени«()тносится к гехнике передачи д)(скретной инф рмлции и моiKt i быть и(пол(,:)овлн ) «>(пп:ц)лтуре
Гелн< ft()JI с«ЯЯИ;1?)Я фоР ftfPokiilfIJIEI приема c HI H B IoB н,1 чл lя с оо6п((3 ния .
Цслью из<)6ре-.еш(я явля«тся рлс шир е н и 1j (1) у н к ци о н л и ь и ь1х «() 3 M o)F H cl c т е J 1 устройства г<«редлчи зл г (ет о6«спечення приема сигнал<)В лцреснс и нлчальной синхронизации, HB чеРте:f,(НР< j( Ус "1 ро(!1»TBo cOjlt ржит p«cllc T р 1 сдвига, 11(>31)131>)Й Г 1 м>(л тор 2 по МОц yцк> ;tBi1, дешифратор Ну. T(»3()f.о с остояния регистр.-3 с;1«игл 6) I()J(1 установки адресов„ цешифрлтор ) скончания пер»;(лчи си(н;3 (л тQI(ò()«olf синхропи 3лцш1> .>< 8 — 7 p?f f I «T) f) fit p «,:If<>>t (. Ния <. H«на. IOE3 11 Л Ч ЛЛ Ь Н < ) й((! J l t 1 Р O I f J f . 3 (3 Ц l 1 J f 1 11 (П1И (!) Р Л Т О Р 7 окончания р»курр(111 ttol цикла, К8триггер 8 упр 3«J(ения передачей, Dтриггер 9, первый )цемент ИЛИ 10, первый — чет»»ртыи э.>1«м«н(ы И 11 14, второи эп«.п -нт !ПИ !5, «тороп сумматор 1 г) tip м<),.1 :Tf<);TIJOU, 11ятый 7 и tlt«< ГОЙ 1 8 1 It Г11 H t Û 1I, Т р(>Тип )Л«в мент IIIIII 1(), . (.р«ыи мупьт(пплексор ?(!, K — рлзрядный !>tt т лик 21, Вкп(«лит«л) 2 Устрой< тг о рл6отл(" гпец пощим о6разом. Б исходном гог гоянии КЬ-триггер 8 управ:I«fffff1 и p(!цс)чей и К8-триггер 6 TI(рек н<«(ения cигнл?(о(3 нлчлпьной «HH ;..I)<)HJt 3 лции 11,1.-(> «т(11 B H? fi»»oM (ос тоя— ш(и, чт > О6<. с п( При постуITJI< нии гигнлпл па вход Пус к угтройг гвл КК-триггер 8 и R8-триг г«р 1? Устлнлв.-.ивлк)тс.я по Sвходлм в едини <но» гостояни«, разрешая рлс>оту Г) — триггера 9» р«гис тра 1. При этом зл счет подлчи си(нала с прямого Вьгх<;(а R -триггера () нл первый «ход «т )(ого элем«нтл И 12 обеспечи«ае гся гвязь !)-«хода D-триггерл 9 со Г«оим инв«рсшпм «ыходом чере 3 tt<.рвк<й .):I«M««7 ИПИ 1О. T)-три(— гер 9 Hä«HHB«1 работлть B режиме деления 13;lc готы тактовьгс импульсов нл двл, с)6((tit!>Tiff(;fè ljlnpMffp<)«,tffff«}l>3 «к)— 11 11 ходе >I(р< ллчл устр<)йствл сигнала Н(3 l I.IIE>HOJI ГИНХP<)HII 3(31(?fJI «BHII«TO Il 11» f(У»тли<)вкл «нул< «ое г<)с тоянис pei истра 1 ьч пll ftl««7 появление сигнала на выходе дешифратора 3, который через 6лок 4 установки по<.тупа« на D «ходы B<- P)(разрядов, к(?Оме ! 1) to, и р/s-вход установки режима злпиcll p«1 истра 1 Б1)хоцн11« сигналы с. выхода КК-триггера 8 о6еспечивлк)т включение У-канал(>в Второго мупьтипл«к»с ра 23. При () этом по первому каналу обеспечивается связь Р-входа первого разряда регис.тра 1 Г выходом первого сумматорл 2, а Но 13тарому кана.лу обеспечивается поцлчл нл с-вход ре) истра 1 импульсо?3 с «хода "Такт п«редлчи" устройства. IIo первому тактовому импупьсу пос— 11 II п е с и г н лл а П у ск в р е г ис т р 1 о с ущ«с т вля е т с я и ар ллл ел ь н а я з а пи с ь л др е с а 25 путем подачи си г н а.1 а с вых од а д ешифр л тор а 3 и а р / s - B x oл у Г т л но «к и р ежимл 1 е р 3 блок 4 у с т л но в ки и л с о от в е тс т в ующи е П -входы регистра и т л к т ового ?IMIIvjthc(3 на С-вход регистра 1 с входа Такт передачи у«тройства. При записи адрес<1 13 р«гигтр прекрл— щле гся >(с 1пифрлция < игна:t;) ну (евого < ocòîÿí11ÿ и осушеств:(я«тся перекзпоче.— itlii режима з л циси информлц))и в р егистр 1 с плрлпле.(ьного на последовлт«льный за счет смены знлч«ния сигна.)л нл р/s-вход«р«<и(трл 1. По ос.тл;11 ным тактовым JfMTT JJE>< ос ущ«ствпя— с. тс Я фОРМИР 0«л Hи(P t.. к>j PP 1«нт Hой к ОМ611— 7 () н л Цш l 13 (О о т Е3 (3 T c T  è f t Г y (1 7 l f () T(JI (3 н н ы ми через пер«ый сумматор 2 обратными Г «язями вьгходов разрядов р«T If<37 p(3 1 с !)-Bõo((oм первoãn разряда регистра 1. Де(п?лфратор ) формирует сигнал при 4,- с)6разовлнии нл выходах ра )ряг()«р< гH.) стра 1 рекуррентной ком6инлции, солтветс твующей Окончл«1«о Врем«ни п«рецлчи сигнала тлктовой синхронизации в виде "точек" г выхода D-триггерд 9. Сигнал с выхода дешифратор« ) fto<— тупает на R-вход КК-триггера Г? и вход третьего )пс 1(еffтл И 13 ус .Тлнлвнсвая в исходное согтояние К" — 7 p«f— гер б, 1)-три(гер 9 и регистр 1 зл счет о6разовлния сигнала нл 131,)хо:I( трет(.с го .)п«мс нтл И 3 и второго .1«вЂ” мента ИЛИ 1) и сигнала на выхо)(« «11целителя 22 фронтов. Угт«1«)«H;l К8триггера Г? »ПгlflE<«t откнючс flit< 1)-1 хо13 38100 да D-триггера 9 от собст!3eifl«31 о инверсного выхода зл счет снятия сигнлЛа С ПЕРВОГО НХОГГа ВТОРОГО эЛЕЫЕНТЛ И 12, соединенного с прямым выхопом RS-триггера 6, и подклк3чение егo к выходу первого сумматора 2 за счет подачи сигнала с инверсного выхода RS-триггера б на второй вход первого элемента И 11. С поступлением очередного тактового импульса начинается процесс Формирования рекуррентной последовательности с лдреса, котор!111 вводится через блок 4 установки, Сигналы этой последовательности поступают нл D-вход 0-триггера 9 и далес под действием тактовых импульсов передачи, поступающих на С-вход 1)-тригIl 1! гера 9, на выход Передача устройства. Процесс формирования рекуррентной последовательности осуществляется до появления на выходах регистра 1 конечной комбинации, при которой дешифратор 7 формирует сигнал, поступающий на К-вход RS-триггера 8. Установка RS-триггера 8 по R-входу приводит к окончанию передачи сигнала начальной синхронизации за счет установки в нулевое состояние по К-входу D-триггера 9. Установка КБ-триггера 8 в нулевое состояние приводит к измененик3 значений сигналов управления второго мультиплексора 23 и включению Х-каналов этого мультиплексорл. При этом D-вход первого разряда регистра 1 подключается к выходу первого мультиплексора 20 и, †вх — к входу Такт приема устройства. Прием сигнала начальной синхронизации устройства начинается с поступления с!<гнллов на входы Прием и Такт приема . В исходном состоянии Е-разрядный счетчик 21 своим выходным нулевь!м сигналом подключает Х-канал перв<3го мультиплексора 20, соединяя D Rõîä первого регистра 1 с входом llрием устройства. Первым тактовым импульсом приема, постуг<ившим на С-вход регистра 1. осуществляется запись в него адреса и переключение режима записи с параллельного на посл(г!<Звательный сигнал с выхода дешифрлтора 1. Остальными тактовыми им-!!у <ь(. лми приема осуществляется формиP(rI3ЛПИЕ РЕКУРРЕНтНОй ПОСЛЕДОВатЕЛЬНОr Tlf С уЧЕтОМ ИНФОрылцИИ, Г!ОСтуПЛЮщЕй нхо;!л П13ием устройст13а нл П вход! с рвого рлзря;1;3 рс Iir. р,. 1. ! 1 !11!"! !— емая информлция во нт р(м у. <м,1 г р 16 cpa!i!it!I!a(тся с э 1< м(llтл!!< 1, у1 Р(нтн(1!! Ilос!!РДО13<1 г(!1! I<ост!! При этом импульcII с !3х(3Д;! " i;IН1 прil-11 смл черс з ше< тои эг!(3!(Нт 11 18 и гро†тий элемент 10111 19 нл устлноночнни вход К-рлзрядного счетчикл 21 н(. и,.(— тъ Г!Лют и 13 с I(тчик е 1 ос щ((Гlггl чс г(я счет тих импульсов, пос Tóllлкняих Н
15 С вх(3д ° lip!I fIarI»«»It ffoI(a+(!If!It элс м«нто!3 ко lбинлци1! и 3rlлг! Нной (инхpoIIII 3;! Нии нл выходе вт < рогс сум. 1;1 г< рл 16 ф< рмируются сиг.налн, рлзрс
2() ни(. ffMIIW л ьс Ов с в холл 1 <1 л т li p!1 (мл устройства нл К вЂ” 13: );I Е-рл.3рн.lí(!ão счетчика 21 для сбросл резу IF тлт<ч3 его счета. 1 .с ги при(м i«-исha.+.(IIII>,!х элементов комбин fif»» длит(.я н
У вЂ” клнл:1 1!(. pl3oã<3 мультиit:i ксорл 0, обеспечивая Отк. Ih)÷« i!It(. П вЂ” !<х< .t,. ного разряда рс гистрл 1, т 1х .;1л II 11 Прием устропстнл ll и,;<, и:;е1!Н«(1 К ВЫХОД С $ ÌÌ 3 Тор:З - . С < " r r) ",.1< 1<. Н 35 та На ВЫХОДЕ 11< РВС ГО С УI. .hf
ДР Toх ITDP пок<1 н;1 131.!ход;1 (13,! 3Рч;1РI< региСТрл 1 H(:l<>III .
"Фазовый пуск" устр(.иства, ввиду наличия сигнала Ita дру1 ом вход 3:гс мента И 17, подаваемого с прямого выхода К-разрядного счетчикл 21. Этот же сигнал, поступая I(рс.3 з рстий 50 элемент И П1 19 на К-вход Е-рлэрядного счетчика 21, устанавлинл(т еl о в нулевое состояние. Си< ил.! нл вьlxc;I(. "Фазовый пуск" уc Tpoif<. TI3<3 (!3!!11с.тел1,ствует о приеме ксмбинлции нл 1Л:!Нiiol! синхронизации. Пр!» т м Е-рлчрялш!й счетчик 21 устанлвливлетс я в нулевое СОСтОяНИЕ, ЧтО ОбЕСПС ЧИ1<Л< Г ПОЛКГ!Юс<Сние Х-канала первог< му.<1,:1!<г;(кс(1рл 20 и готовност< устр ч! т:;! i прис му 13 38100 либо к передаче комбиньп?ии нача.?ьной синхронизации. Формула и з о б р е т е н и я Устройство для передачи сигналов начальной синхронизации, содержащее регистр сдвига, выходы разрядов которого подключены к входам первого сумматора по модулю два, дешифратора нулевого состояния регистра сдвига, выход которого через блок установки адресов подключен к всем D-входам регистра сдвига, кроме первого, дешифратора окончания передачи сигнала тактовой синхронизации, выход которого подключен к R-входу RS-триггера переключения сигналов начальной синхронизации, дешифратора окончания рекуррентного цикла, выход которого подключен к К-входу RS-триггера управления передачей, 8-вход которого с«единен с S-входом RS-триггера переключения сигналов начальной синхрони! 3 .II зации и является входом сигнала Пуск устройства, прямой выход D-тр?(ггера является выходом Передача устройства, D-вход D-триггера подключс?1 к выходу первого элемента ИЛИ, два вхс>да которого подклн>чены соответственно к выходам первого и второго элементов И, первые входы которых подключены соответственнс> к инверсному и прямому выходам КБ-триггера переключения сигналов начальной синхрони-зации и к первым входам четг(ертого и третьего элементов И, выходы которых подключены соответстве??но к первому и второму входам второго элемента ИЛИ, выход которого подключен к R-входу D-триггера, инверсный выход которого подключен к второму входу второго элемента И, второй вход третьего элемента И подключен к выходу дешифратора окончания передачи сигнала тактовой синхронизации, второй вход четвертого элемента И подключен к инверсному выходу RS-триггера управления передачей, С-вход D-триггера является входом "Такт передачи устройства, входы дешифраторов нулевого состояния регистра сдвига, окончания передачи сигнала тактовой синхронизации ?1 окончания рекуррентного цикла поразрядно объединены между собой и подключены к выходам соответствуюВНИИПИ Заказ 4 148/58 Произв.-полигр. пр-тие, г щих разрялон рс гистра «дн??г;l, (> т л и ч а ю >ц с с « я тем, что, с цел ь10 1> i3 (н??1 р с н и я фу н е ци О и я. 11 н ых в О 3 м Ожн(тей пу тс м О(>(. . с пс. ч ения пр?1(лlа c H I — 5 палов адресной нача:1?,ной синхронизации, в него введены второй сумматор по модулю цва, пятый и шестой элементь? И, третии >лемс.нт ИЛИ, К вЂ разряд1(> ный счетчик, выделите:IE, фронтов, первый мультиплексор и второй мультиплексор, первый вход Х-кана??а которого подключен к вьгходу первого мультиплексора, входы управления которого 15 поГ?ключены к инверсному и прямому выходам К-разрядного счетчика, R-вход которого подключен к выходу третьего элемента ИЧИ, один вход к(>торого является выходом Фазовый пуск" устрой (? ства и подключен к выходу пятого элемента И, один вход которого подключен к выходу дешифратора окончания рекуррентного ц??кла, а другой — к прямому выходу и Ч-входу К-разрядно?5 го счетчика, Г-вход которого является входом Такт приема устройства, подключен к первому входу шестого элемента И и к второму г?ходу Х-канала второго мулыиплексора, первый вход 3Г? которого подключен к Т>-входу первого разряда регистра сдвига, вход установки режима записи которого подключен к нь?хо;(у дешифратора нулевого состояния регистра сдвига, С-вход регистра сдвига подключен к второму вы35 ходу второго мультиплексора, первый вход У-канала которого подключен к выходу первого сумматора по модулю два, второму входу первого элемента И, входу второго сул(матора по модулю два и входу У-канала первого мульти1?лсксора, вход Х вЂ кана которого является входом "11рием" устройства и подключен к другому входу второго су мматОра пО моду лю два, ньгхОд КОТОрого подключен к второму входу шестоl o элемента И, выход которого подключен к другому входу третьего элемента ИЛИ, R-вход регистра сдвига через выделитель фронтон подключен к вь?ходу второго элемента ИЛИ, входы управления второго мультиплексора подклю— чены к инверсному и прямому выходам RS-триггера управления передачей, 55 второй вход У-канала второго мультиплексора является входом Такт передачи" yc òð(>éñòâÿ. Тираж 638 Подписное Ужгород, ул . Проектная, 4
