Устройство для контроля дискретных объектов

 

Изобретение относится к автома тике и вычислительной технике и может быть использовано при тестовой диагностике дискретных объектов. Цель изобретения - повышение достоверности контроля. Это достигается путем проверки соответствия реакции объекта контрольному признаку, а также организации самоконтроля, что позволяет обнаруживать ошибки нечетной кратности , возникающие в результате неисправностей в объекте контроля и в самом устройстве на том шаге контроля, на котором они появились. Устройство содержит блок ввода, блок управления, блок памяти, три коммутатора, накапливающий сумматор, сумматор по модулю два, блок сравнения, тр|Иггер ошибки , триггер общей ошибки, блок индикации и элемент ИЛИ. 6 ил. ю 4 чЭ

, СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„, i 24295 (5D 4 G 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Й А ВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ

1

1 j !

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3844908/24 24 (22) 06.12.84 (46) 07,07.86. Бюл. Ф 25 (72) В. П. Улитенко, Г. Н. Тимонькин, Б. О. Сперанский, В. С. Харченко, С. Н. Ткаченко и P. И. Иогутин (53) 681.3(088.8) (56) Авторское свидетельство СССР

9 721830, кл. G 06 F 11/00, 1980.

Авторское свидетельство СССР

1"- 1026143, кл. G 06 F 11/00, 1982. (54) УСТРОИСТВО ДЛЯ КОНТРОЛЯ ДИСКРЕТНЫХ ОБЪЕКТОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при тестовой диагностике дискретных объектов. Цель изобретения повышение достоверно сти контроля. Это достигается путем проверки соответствия реакции объекта контрольному признаку, а также организации самоконтроля, что позволяет обнаруживать ошибки нечетной кратности, возникающие в результате неисправностей в объекте контроля и в самом устройстве на том шаге контроля, на котором они появились. Устройство содержит блок ввода, блок управления, блок памяти, три коммутатора, накап- ливающий сумматор, сумматор по модулю два, блок сравнения, триггер ошиб- д кн, триггер общей ошибки, блок индикации и элемент ИЛИ. 6 ил.

1242958

Изобретение относится к вычислительной технике, в частности к авто матиэированным системам контроля цифровых устройств, и может быть использовано для контроля цифровых уст" 5 ройств в процессе их производства и эксплуатации.

Целью изобретения является расширение области применения устройства и повышение достоверности контроля.

Сущность изобретения состоит в расширении области, применения путем обесгьечения возможности получения диагностической информации за счет записи реакции объекта в ячейки памяти, где хранятся соответствующие тестовые сигналы без увеличения объема блока памяти, а также в повышении до-. стоверности контроля путем проверки соответствия реакции объекта контрольному признаку и органиэации самоконтроля, что позволяет обнаруживать ошибки нечетной кратности, возникаю щие в результате неисправностей в объекте контроля и в самом устройстве на том шаге контроля, на котором они появились. !

На фиг. l приведена функциональная схема устройства для контроля дискретных объектов; на фиг. 2-4функциональные схемы блоков управления, ввода и индикации соответственно; на фиг. 5 — временная диаграмма функционирования устройства; на фиг. 6 алгоритм работы устройства.

Устройство для контроля дискретных объектов (фиг. 1) содержит блок памяти, блок 2 управления, блок 3 ввода, блок 4 индикации, регистр 5, сумматор 6, коммутатор 7, блок 8

40 сравнения, сумматор 9 по модулю два, триггер 10 ошибки, триггер ll ошибки, первую 12 и вторую 13 группы элементов И, элемент ИЛИ 14, объект

15 контроля, выходы 16-23 блока уп45 равления, выход 24 признака смены адреса, выходы 25 признака начального адреса, выход 26 признака синхронизации, выход 27 признака пуска уст. ройства, тестовые выходы 28, выход

29 сумматора по модулю два, выход 30 триггера ошибки, группы выходов 31 и

32 группь1 элементов И, выход 33 элемента ИЛИ 33, группу выходов 34 объекта контроля.

Блок 2 управления (фиг. 2) содержит счетчик 35 адреса, триггеры режи"

° ма 36 и пуска 37, генератор 38 такто. вых импульсов-„ пять элементов И 3943, элементы ИЛИ 44 и 45, выход 46 переполнения счетчика 35, выходы 47 и 48 генератора 38 тактовых импульсов °

Блок 3 ввода. (фиг, 3) содержит генера.тор 49 единицы, ключ 50 ручно-. го режима, ключи 51.1-51./ для зада ния начального адреса теста, ключ 52 синхронизации счетчика 35, ключ 53 и пуска и ключи 54.1-54.и для задания тестового набора. При замыкании ключа на выход, соответствующий этому, ключу, поступает единичный сигнал.

Блок 4 индикации (фиг. 4) содержит HHIIHKBTopbl останова 55 устройства, номера тестового набора 56.1-56.я, режима., "Контроль" 57, режима "Прием"

58., полной ошибки 59, кода выходной реакции 60,1-60.п7.контролируемого объекта, нечетной ошибки 61.

На фиг. 6 обозначены: СТ - счетчик, Т - триггер, М2 - сумматор по модулю два; M комбинационный сумматор; RG — регистр; R — реакции объекта.

Блок 1 памяти предназначен для приема, хранения и выдачи тестовой последовательности и выходных реакций контролируемого объекта. Он представчяет собой оперативное запоминающее устройство статического типа. Запись информации, поступающей на его инфор" мационный D-вход, производится по ад" ресу, поступившему на адресный зход

А, по сигналу записи, поступающему на вход WH. Считывание информации, записанной в блоке l памяти, произ водится при подаче на адресный вход соответствующего адреса. Информация на егс выходе присутствует до тех пор, пока на адресный вход поступает соответствующий адрес.

Блок 2 управления (фиг. 2) предназначен для управления работой устройства.

Счетчик 35 адреса служит для задания адреса очередного теста тестовой последовательности и выходной ре" акции контролируемого объекта, соответствующей данному тесту, а также для управления режимом работы, Запис начального кода, поступающего на его

D-вход с входа 25, производится по заднему фронту импульса, поступающему на его С-вход с входа 26, Каждый импульс, поступивший с выхода эле1242958 4

1О

20 мента ИЛИ 44 на счетный вход счетчи» ка 35 адреса, увеличивает его состоя. ние на единицу.

Триггер 36 режима предназначен для запоминания режима, в котором работает устройство. Установление триггера в единичное состояние осуществляется единичным сигналом, поступающим на его S-вход с выхода 46 переполнения счетчика 35 адреса.

Триггер 37 пуска предназначен для управления запуском генератора 38 тактовых импульсов. Его включение происходит по сигналу "Пуск", поступающему на вход 27 блока 2, а вы» ключение - по единичному сигналу, поступающему с выхода элемента ИЛИ 45, Генератор 38 тактовых импульсов предназначен для синхронизации рабо- ты устройства. На его выходах 47 и

48 формируются серии тактовых импуль, сов.

Элемент И 39 предназначен для управления счетчиком 35 адреса, импуль" сы с выхода 48 генератора 38 тактовых импульсов поступают на счетный вход счетчика 35 адреса только в том .случае, если на инверсный вход элемента И 39 поступает нулевой сигнал с входа блока 2 управления.

Элемент И 40 предназначен для управления синхронизацией регистра 5..

Импульсы, поступающие на его второй вход с выхода 47 генератора 38 такто" вых импульсов, проходят на выход, если на его первый вход поступает единичный сигнал с единичного выхода триггера 36 режима, что соответству ет режиму Контроль"

Элемент И 41 предназначен для управления стробированием, синхронизацией блока 8 сравнения. Единичный сигнал на выходе элемента И 41 появляется, если на его первый вход поступает единичный сигнал с выхода 46 переполнения счетчика 35 адреса, а устройство находится в режиме Конт роль . Тогда на второй вход элемента

И 41 поступает единичный сигнал с единичного выхода триггера 36 режима.

Элемент И 42 предназначен для управления синхронизацией триггера 10 ошибки. Импульсы с выхода 48 генератора 38 тактовых импульсов проходят на выход элемента И 42 только в случае, если триггер 36 режима находится в единичном состоянии, т.е. пере25

55 ключение триггера 10 ошибки возможно только в режиме 1 Контроль", Элемент И 43 предназначен для управления остановом устройства. Сигнал на его выходе появляется, если устlt 11 ройство находится в режиме Контроль и на выходе 46 счетчика 35-появляется единичный сигнал переполнения.

Элемент ИЛИ 44 предназначен для орг анизации ручного диагностирующего режима. На счетный вход счетчика 35 адреса импульсы поступают через элемент ИЛИ 44 с выхода элемента И 39 в автоматическом режиме и с входа 24 в ручном режиме.

Элемент ИЛИ 45 предназначен для управления выключением триггера 37 пуска. Триггер 37 пуска выключается по единичному сигналу с выхода элемента И 43 и по единичному сигналу с входа 33 бчока 2.

Блок 2 управления работает в трех режимах: двух автоматических - Прием и Контроль и одном ручном"Диагностика", В исходном состоянии счетчик 35 адреса и триггеры 36 и 37 находятся в состоянии "0 . На информационное входы счетчика 35 адреса поступает начальный адрес (задается коэффици-. ент пересчета) с входа 25 начального адреса, который записывается по заднему фронту синхронизирующего им пульса, поступившего с входа 26. По единичному сигналу, поступившему с входа 27, триггер 37 пуска переходит в единичное состояние и запускает генератор 38 тактовых импульсов, который начинает формировать на своих выходах 47 и 48 серии тактовых импульсов. На вход 29 сигнала поступает нулевой сигнал, разрешающий прохождение тактовых импульсов с выхода.

48 генератора 38 тактовых импульсов через элементы И 39 и ИЛИ 44 на счетный вход счетчика 35. Счетчик начинает считать, и на его выходе форми™ руктся адреса тестов, поступающие на выход 20 блока 2. На выход 19 блока

2 поступают тактовые импульсы с выхо" да 47 генератора 38. Когда в счетчи» ке 35 адреса сформирован адрес последнего теста, на его выходе 46 появляется единичный сигнал, а счетчик 35 адреса возвращается в нулевое состояние. По сигналу переполнения с выхода 46 счетчика 35 адреса триггер

36 режима переходит в единичное со1242958 стояние. Па счетный вход счетчика 35 адреса продолжают поступать тактовые импульсы с выхода 48 генератора

38 тактовых импульсов через элементы

И 39 и ИЛИ 44. На разрядных выходах счетчика 35 адреса последовательно формируются адреса тестовой последовательности, которые поступают на выход 20, На выходе 17 присутствует единичный сигнал, на выходах 16, 18 и 20 - нулевой, на выходы 19 и 21 поступают тактовые импульсы с выхода 47„ а на выход 23 - с выхода генератора 38 тактовых импульсов, После появления на выходе 46 единичного сигнала гереполнения (триггер

36 режима находится в единичном состоянии) ох поступает через элемент

И 41 на выход 22 и через элемент

И 43 на первый вход элемента ИЛИ 45.

По единичному сигналу с выхоца эле-;. мента ИЛИ 45 триггер 37 пуска переходит в нулевое состояние и выключает генератор 38 тактовых импульсов.

Если в режиме "Контроль" обнару жена нечетная ошибка, то на инверсный вход элемента И 39 с входа 29 поступает единичный сигнал, который запрещает прохождение тактовых импульсов на счетный вход счетчика 35 адреса, и счетчик остается в преды» дущем состоянии, т.е. на его выходе фиксируется адрес теста, при котором была обнаружена ошибка. Единичный сигнал, поступивший на В-вход триггера 37 пуска через элемент ИЛИ 45 с входа 33, переводит его в нулевое состояние и выключает генератор 38 тактовых импульсов.

При необходимости, в ручном режиме "Диагностика", состояние счетчика 35 может изменяться одиночными импульсами, поступающими на его счет" ный вход через элемент ИЛИ 44.

Блок 3 ввода (фиг. 3) предназначен для ввода в блок 1 памяти тестовой информации в виде тестовых наборов и для управления блоком 2 управления.

Блок 4 индикации предназначен для контроля за режимом работы устройст ва и отображением выходных реакций контролируемого объекта и тестовых наборов, соответствующих этим выходным реакциям в режиме "Диагностика".

Регистр 5 предназначен для записи, хранения и выдачи циклической

4О

Е = Y<(<,y +ху )+(ху +ху )+

+...+(ху + xy )) значения разрядов кон" трольной суммы, хранящейся в регистре 5; значения разрядов эталонной контрольной суммы, хранящейся в блоке 1 памяти; значение управляющего сигнала. где х„, х .,х, 50

Таким образом, на выходе блока 8 сравнения появляется единичный сигнал тол ьк о в случае неравен с тв а кон т роль» ной суммы, полученной после прохож ,вения всех тестовых наборов и хранясуммы выходных реакций контролируемого объекта. Информация, поступающая на информационный D-вход регистра 5, записывается в него по заднему фронту тактового импульса, поступившего на его С-вход с выхода 21 блока

2 управления.

Сумматор 6 предназначен для сумми"

10 рования очередной выходной реакции контролируемого объекта с циклической суммой выходных реакций, полученной в предыдущем цикле и хранящейся в регистре 5.

15 Коммутатор 7 предназначен для коммутации информации, поступающей на информационные входы блока 1 памяти.

При йоступлении единичного сигнала на первый управляющий вход коммутато20 ра. 7 с выхода 18 блока 2 управления на. информационные входы блока 1 памят. ти с выхода 28 блока 3 поступает очередной тестовый набор. При поступлении единичного сигнала на второй управляющий вход коммутатора 7 с выхода

17 блока ? управления на информационные входы блока 1 памяти с входа 34 устройства поступает очередная выходная реакция объекта контроля.

30 Блок 8 сравнения предназначен для сравнения контрольной суммы выходных реакций контролируемого объекта полу. ченной после прохождения всех тесто»

:вых наборов и хранящейся в регистре 5

35 с эталоннои контрольной с оН ко торая хранится в блоке 1 памяти.

Блок 8 сравнения функционирует в соответствии с логической функцией

1242958

55 щейся в регистре 5, и эталонной контрольной суммы при условии, если на управляющий вход блока 8 сравнения с выхода 22 блока 2 управления поступает единичный сигнал.

Сумматор 9 по модулю два предна,значен для проверки на четность циклической суммы выходных реакций контролируемого объекта. Он осуществляет сложение по модулю два циклической суммы выходных реакций контроли .руемого объекта, полученной в данном цикле и хранящейся в регистре 5, и контрольного разряда проверки на четность, поступающего с выхода поля 1.2 блока 1 памяти.

Триггер 10 (нечетной) ошибки предназначен для регистрации нечетной ошибки, он переходит в единичное состояние при поступлении на его

Я-вход единичного сигнала с выхода сумматора 9 по модулю два по заднему фронту синхронизирующего импульса, поступившего на его С-вход с выхода 23 блока 2 управления.

Триггер 11 общей ошибки предназначен для регристрации общей ошибки.

Он переходит в единичное состояние при поступлении íà его S-вход единичного сигнала с выхода элемента

ИЛИ 14, т,е. переключение триггера

ll общей ошибки происходит в случае, если триггер 10 нечетной ошибки в единичном состоянии или на выходе блока 8 сравнения появляется единичный сигнал, соответствующий неравенству контрольной и эталонной сумм.

Группы 12 и 13 элементов И предназначены для управления выходными сигналами блока 1 памяти, которые поступают на вход блока 4 индикации в случае, если триггер ll общей ошиб. ки находится в единичном состоянии, т,е. если зарегистрирована общая ошибка, и на выход 32 устройства, когда на второй вход группы 13 элементов И поступает единичный сигнал с выхода 17 блока 2 управления, т.е. тогда, когда устройство находится в режиме "Контроль .

Элемент ИЛИ 14 предназначен для управления триггером ll общей ошибки и блоком Z управления. Единичный сигнал на его выходе появляется, если триггер !О нечетной ошибки находится в единичном состоянии или на

35 выходе блока 8 сравнения появляется единичный сигнал.

Устройство работает следующим образом, В исходном состоянии все элементы памяти находятся в нулевом состоянии (цепи установки элементов памяти в исходное состояние условно не показаны), Устройство работает в трех режимах: двух автоматических Прием" и Контроль и одном ручном - Диагностика

Перед началом работы устройства на вход блока 2 управления с выхода

25 блока 3 вьода поступает двоичный код начального адреса (он соответствует количеству тестовых наборов в тестовой последовательности), который записывается в блоке 2 управления по импульсу, поступившему с выхода 26 блока 3 ввода.

В режиме "Прием" на выходе 18 блока 2 управления присутствует единичный сигнал, который поступает на вход коммутатора 7 и вход блока 4 индикации. Индикатор 58 сигнализирует о том, что устройство находится в режиме Прием". Первый тестовый набор с выхода 28 блока 3 ввода поступает через коммутатор 7 на информационный вход блока 1 памяти. По сигналу Пуск, поступившему с выхода

27 блока 3 ввода, блок 2 управления начинает работать в режиме "Прием".

По импульсам, поступающим на вход записи с выхода 19 блока 2 управления, в блок 1 памяти записываются тестовые наборы, подаваемые на инфор мационный вход через коммутатор 7 с выхода 28 блока 3. Последовательность адресов поступает на адресный вход блока 1 памяти с выхода 20 блока 2 управления. После записи в блок памяти последнего тестового набора блок 2 управления автоматически переходит в режим Контроль". На выхо де 17 появляется единичный сигнал, который поступает на второй вход группы 13 элементов И, на управляющий вход коммутатора 7 и вход блока

4 индикации, Индикатор 57 сигнализирует о том, что устройство работает в режиме Контроль . В соответствии с первым адресом, поступающим на адресный вход блока 1 памяти, с его выхода 1.1 на выход 32 устройства

1242958

10 через группу 13 элементов поступает первый тестовый набор. Выходная реакция объекта !5 контроля с выхода

84 поступает через коммутатор 7 на информационный вход блока 1 памяти и по импульсу, поступившему с выхода блока 2 управления, записывается в блок 1 памяти по адресу того тестового набора, которому она соответст- !О вует. С выхода 34 выходная реакция контролируемого объекта также поступает на первый вход комбинационного сумматора 6, на котором она суммируется с содержимым регистра 5 (в ис- !5 ходном состоянии регистр 5 обнулен), Полученная сумма по заднему фронту импульса, поступившему на вход синхронизации регистра 5 с выхода 21 блока 2 управления, записывается в 20

-регистр 5, с выхода которого она поступает на вход сумматора 9 по модулю два. На другой вход сумматора 9 .по модулю два поступает сигнал признака контроля на четность выхода 1.2 блока 1 памяти, который вместе с содержимым регистра 5 суммируется по модулю два. Если нечетной ошибки не возникает, то на выходе сумматора 9 по модулю два присутствует нулевой 30 сигнал, и цикл работы устройства повторяется.

Если же на данном шаге -.естирования возникает нечетная ошибка, то на выходе сумматора 9 по модулю два появляется единичный сигнал, .который поступает на вход блока 4 индикации, индикатор 61 которого сигнализирует о возникновении нечетной ошибки. Кроме того, единичный сигнал поступает на вход блока 2 управления и на

S-вход триггера 10 ошибки. По переднему фронту импульса, поступившего на вход синхронизации с выхода 23 !

5 блока 2 управления, триггер 10 ошиб-" ки переходит в единичное состояние.

Единичный сигнал через элемент ИЛИ 14 поступает на вход блока 2 управления и на S-вход триггера 11 общей ошибки.

Последний переходит в единичное состояние, о чем сигнализирует индикатор 59 блока 4 индикации ° Единичный сигнал с выхода триггера 11 общей ошибки также поступает на второй вход группы 12 элементов И и раз" решает подачу выходной реакции контролируемого объекта на вход блока ч и««дикациМ, которая отображается инцикаторами 60.1-60.f77, Блок управления в соответствии с по". «ó««>««>шим«з «« <«(..«ci пеpBb«H H второй у>«равляющие входы единичными сигналами прекращает свою работу и на er о выходе

20 присутствует адрес того тестового набора, при отработке которого была обнаружена нечетная ошибка. Этот адрес пост 1пает на четвертый- вход блока ч индикации и отображается его индикаторами 56.1-56.«>.

Если в гроцессе тестирования нечет. ных ошибок не обнаружено, то по окончании тестирования на управляющий вход блока 8 сравнения с вьгхода 22 блока 2 угравления поступает единичный упра>зл ющий сигнал. Блок 8 сравнения производит сравнение эталонной суммы„ поступающей на его первый вход с выхода 1,1 блока 1 памяти, с контрольной суммой„ полученной в результате тестирования и поступающей на его второй вход с выхода регистра 5. !

Если эталонная и контрольная суммы равны, то « а выходе блока 8 сравнения присутствует нулевой сигнал, триггер !1 общей ошибки остается в нулевом состоянии, блок 2 управления автоматически прекращает работу. и на его выходе 16 появляется единичный сигнал, который поступает на вход блока 4 индикации. Индикатор 55 сигнализирует об остановке устройства, что вместе с отсутствием сигналов от триггеро>з ошибки свидетельствует о

"норме" объекта контроля.

Если же эталонная и контрольная суммь« не совпадают, то на выходе блока 8 сравнения появляется единичный сигнал, который через элемент ИЛИ, 14

««оступает на второй управляющий вход блока 2 управления и на S-вход триггера. >i общей ошибки, который переходит и единичное состояние. Единичный сигнал с выхода триггера 11 обшей ошибки гоступает на входы группы

12 элементов И и блока 4 индикации.

Блок 2 управления по сигналу, поступившему на его второй управляюший вход, прекращает работу, и на его вь«ходе 16 появляется единичный сигнал.

В блоке 4 индикации отображены адрес после него тестового набора и соответствующая ему выходная реакпия контролируемого объекта, а также сигнал останова и сигнал общей ошибки..1242958

Таким образом устройство работает в двух автоматических режимах "Прием и "Контроль".

Если же при контроле обнаружена ошибка. в результате суммирования, то оператор имеет возможность просмотреть последовательность выходных реакций контролируемого объекта. После каждого замыкания ключа 50 блока

3 ввода на его выходе 24 формируется единичный сигнал. По этим сигналам .блок 2 управления выдает последовательность адресов, которые с выхода

20 поступают на адресный вход блока

1 памяти. На выходе блока 1. памяти . присутствуют выходные реакции контро» лируемого объекта, которые поступают через группу 12 элементов И (так как триггер 11 общей ошибки находится в единичном состоянии ) на вход блока 4 индикации.- Таким образом, в блоке 4 индикации после каждого замыкания ключа 50 блока 3 ввода отображаются номер (адрес) тестового набора и со» ответствующая этому тестовому набору выходная реакция контролируемого объ" екта, т.е. оператор обладает достаточной информацией для локализации возникшего отказа.

В случае обнаружения нечетной ошибки в блоке 4 индикации отображаются номер тестового набора, при обработке которого возникла нечетная ошибка, и соответствующая этому тес» товому набору выходная реакция контролируемого объекта.

Формула изобретения

Устройство для контроля дискретных объектов, содержащее блок ввода, блок памяти, сумматор, регистр, блок сравнения, блок управления, включающий генератор тактовых импульсов, первый элемент И, триггер пуска, триггер режима, счетчик адреса и пер" вый элемент ИЛИ, причем разрядные выходы счетчика адреса соединены с адресными входами блока памяти, группа выходов контролируемого дискретного объекта соединена с первой группой входов сумматора, группа выходов которого соединена с первой группой информационных входов блока сравнения и с второй группой входов сумматора, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства и повышения достоверности контроля, оно содержит коммутатор, первую и вторую группы элементов И, блок индикации, сумматор по модулю два, триггер ошибки, триггер общей ошибки, второй элемент ИЛИ, а блок управления содержит третий элемент

ИЛИ, второй,. третий, четвертый и пятый элементы И, причем выходы признака начального адреса блока ввода

1р соединены с информационными входами счетчика адреса, вход синхронизации которого соединен с выходом признака синхронизации блока ввода, выход признака смены адреса которого сое»

I5 динен с первым входом первого элемента ИЛИ, выход которого соединен со счетным входом счетчика адреса, вы» ход переполнения которого соединен с первыми входами первого, второго элементов И и с единичным входом триггера режима, прямой выход которого соединен с первыми входами третьего, и четвертого элементов И, BTopbMH входами первого и второго элементов

И, первым управляющим входом коммута тора, первыми входами элементов И первой группы и первым информациониым входом блока индикации, выход пятого элемента И соединен с вторым входом

ЗО первого элемента ИЛИ, прямой вход пятого элемента И соединен с первым вьжодом генератора тактовых импульсов и вторым входом четвертого элемента И, второй выход генератора так35 товых импульсов соединен с вторым ) входом третьего элемента И и входом записи блока памяти, информационные входы которого соединены с выходами коммутатора, первая группа информа40 ционных входов которого соединена с группой выходов контролируемого дискретного объекта, вторая группа информационных входов коммутатора соединена с группой тестовых выходов бло"

45 ка ввода, выход признака начала работы блока ввода соединен с единичным входом триггера пуска, прямой выход которого соединен с входом пуска генератора тактовых импульсов, инверсный выход триггера пуска соединен с вторым информационным входом блока индикации, выход "Равно блока сравнения соединен с первым входом второго элемента ИЛИ, выход которого соединен

55 с единичными входом триггера общей ошибки и первым входом третьего элемента ИЛИ, выход которого соединен с нулевым входом триггера пуска, прямой

1"42958

13 выход триггера общей ошибки соединен с третьим информационным входом блока индикации и первыми входами элементов

И второй группы, вторые входы которых соединены с выходами блока памяти, вторые входы элементов И первой группы соединены с тестовыми выходами бло" ка памяти, вторая группа информацион» ных входов блока сравнения соединена с выходами поля эталона блока памяти, вход синхронизации которого соединен с выходом первого элемента И, выход второго элемента И соединен с вторым входом третьего элемента ИЛИ, выход третьего элемента И соединен с входом синхронизации регистра, выход четвертого элемента И соединен с входом син" хронизации триггера ошибки,;информационный вход которого соединен с выходом сумматора по модулю два, с чет14 вертым информационным входом блока индикации и инверсным входом пятого элемента И, инверсный выход триггераа» режима соединен с пятым информационным входом блока индикации и вторым управляющим входом коммутатора, выхо. ды элементов И первой группы соеди» иены с информационными входами контролируемого дискретного объекта, выходы элементов И второй группы соединены с первой группой информацион ных входов блока индикации, вторая группа информационных входов которого соединена с разрядными выходами счетчика адреса, прямой выход триггера ошибки соединен с вторым входом второго элемента ИЛИ, выход признака контроля по четности блока памяти соединен с вхоцом синхронизации сум" матора по модулю два.

1242958

I 242958 юв ЕЙЙЛ13 с

Фи.т Ю нер утг

8нциПИ Заказ 3706/48 Тираж 671 Подписное

Произв.-полигр. пр-тие, r Уж.город, ул:, Проектная,