Запоминающее устройство с самоконтролем

 

Изобретение относится к вычислительной технике, в частности к технике запоминающих устройств, и может быть использовано для контроля блоков аналоговой памяти. Цель изобретения - повышение быстродействия устройства. Запоминающее устройство coдepж iт генератор импульсов, контролируемый блок аналоговой памяти, ключ, блок управления , счетчик, компараторы, цифроаналоговый преобразователь, источник опорных напряжений. Блок управления состоит из триггеров, элементов НЕ, элементов И, элементов задержки и элементов ИЛИ. Повьгаение быстродействия . достигается за счет того, что уровень входного аналогового сигнала задается сразу в цифровом коде и не требуется осуществлять его дополнительные измерения, а каждый из параметров блока аналоговой памяти определяется за один такт работы измерителя. 1 з.п.ф-лы, 2 ил. с е 1чЭ 4: СС

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

I (5д 4 С 11 С 29/00

ВСЕ! Р("-" " ""

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ШЛМТЕИА

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3813579/24-24 (22) 10. 11.84 (46) 07.07.86. Бюл. Ф 25 (71) Ордена Ленина институт кибернетики им. В.М.Глушкова (.72) П.С.Клочан (53) 681.327.66(088.8) (56) Journees De lectronique Conversion А/J RD/A Ecole Polvtechnique

Federall de Lausanne, 1973>

PP ° 373-412.

Авторское свидетельство СССР

Ф 942131, кл. С 11 С 27/00, 1982. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМО-

КОНТРОЛЕМ (57) Изобретение относится к вычислительной технике, в частности к технике запоминающих устройств, и может быть использовано для контроля блоков

„„SU„„1243039 А 1 аналоговой памяти. Цель изобретения повышение быстродействия устройства.

Запоминающее устройство содержит генератор импульсов, контролируемый блок аналоговой памяти, ключ, блок управления, счетчик, компараторы, цифроаналоговый преобразователь, источник опорных напряжений. Блок управления состоит из триггеров, элементов НЕ, элементов И, элементов задержки и элементов ИЛИ. Повышение быстродействия . достигается за счет того, что уровень входного аналогового сигнала задается сразу в цифровом коде и не требуется осуществлять его дополнительные измерения, а каждый из параметров блока аналоговой памяти определяется за один такт работы измерителя. з.п.ф-лы, 2 ил.

10,15

25

ЗО

1 124

Изобретение атноситсг к вычислительной технике, в частности к гехнике запоминающих устройств, и может быть использовано для контроля блоков аналоговой памяти.

Целью изобретения является повышение быстродействия устройства.

На фиг. 1 изображена функциональная схема предлагаемого устройства; на фиг. 2 — функциональная схема блока управления.

Предлагаемое устройство (фиг. 1) содержит генератор 1 импульсов, конт— ролируемый блок 2 аналоговой памяти, ключ 3, блок 4 управления, счетчик 5, кампараторы 6 и 7, цифроаналоговый преобразователь 8, источник 9 опорных напряжений, информационный вход 10 устройства, шину 11 нулевого потенциа ла, управляющие входы 12-14 устройства и выход 15 устройства.

Блэк 4 управления (фиг. 2) содержит триггеры 16-19, элементы НЕ 20-22

Ьлементы И 23-27, элементы 28 и 29 задержки и элементы ИЛИ 30 и 31.

Предлагаемое устройство работает следующим образом.

В исходном состоянии на входе 10 установлен цифровой код эквивалент аналогового сигнала Uq, ключ 3 замкнут и на вход блока 2 воздействует аналоговый сигнал U, на выходе которого присутствует нулевой сигнал. На второй вход компаратара 6 воздейст"вует аналоговый сигнал (Uz+

"Режим", .Счетчик 5 установлен в нуль.

На выходе элемента И 26 присутствует . нулевой сигнал и импульсы генерато— ра 1 в счетчик 5 не поступают. Измерение времени запоминания начинается с установлением единичного сигнала

"Измерение" на входе 14. По этому сигналу триггеры 16-19 изменяют свое состояние, по их выходным сигналам ключ 3 размыкается, блок 2 переходит в режим запоминания и на его выходе начинает возрастать аналоговый сиг3039 2 нал. Одновременно с этим изменяет свое состояние триггер 17 и единичный сигнал с его выхода через элемент 28 задержки воздействует на один из входов элемента И 26 и импульсы енератара 1 поступают в счетчик 5.

При возрастании аналогового сигнала на выходе блока 2 до заданного уровня (а,>-д0) компаратор 7 срабатывает и на его выходе устанавливается еди— ничный сигнал, а на одном из входов элемента И 26 устанавливается нулевой сигнал, прекращающий поступление импульсов генератора 1 в счетчик 5.

На этом заканчивается процесс измерения времени запоминания блока 2 с погрешностью запоминания +дП на заданном уровне вхоцного сигнала Uo. Выдача результата измерения осуществляется с выхода счетчика 5 по истечении

:времени, установленного элементом 29.

После этого единичным сигналом 1установка в нуль" на входе 12 устройство устанавливается в исходное состояние и процесс измерения может быть продолжен на любом из уровней входного сигнала U, определяемого разрешающей способностью цифроаналогового преобразователя 8.

Время запоминания t5 блока 2 определяется как t „=МТп,, где М вЂ” количества импульсов, подсчитанное счет чикам 5 за время от установления сигнала "Измерение" да момента срабатывания компаратара 7, а Т . — длитель—

З5 ность импульсов генератора 1.

Погрешность измерения времени запоминания tq включает. в себя составляющие, обусловленные как несогласованнастью между началом процесса запомина.ния в блоке 2 и моментом начала отсчета импульсов генератора 1 счетчиком 5 из-за разной скорости распространения сигнала нИзмерение" в соответствующих цепях, так и времени срабатывания компаратора 7, а также времени задержки распространения управляющего сигнала собственно в электрических цепях блока 2. Па— грешность, вызванная первыми двумя составляющими, является систематической, присущей конкретному измерителю. Она может быть исключена введением элемента 28 задержки с соответствующим временем задержки сигнала

"Измерение" в цепи счетчика 5. Время задержки распространения управляющего сигнала в электрических цепях блока 2 зависит от его структуры и может

3 12430 быть измерено с помощью предлагаемого устройства как временной интервал от момента установления сигнала "Измерение" на управляющих входах блока аналоговой памяти до момента его вы5 по сигналам компараторов 6 и 7. Вьща-20 хода на режим запоминания, когда его выходной сигнал превышает нулевой уровень на .заданную погрешность Б.

Процесс измерения осуществляется аналогично описанному, а уровень сигнала Ug устанавливается таким, чтобы значение порога срабатывания компаратора 7 дП соответствовало уровню смещения нуля блока 2.

Одновременно с измерением временных параметров осуществляется также контроль коэффициента передачи бло— ка 2. Это достигается путем блокировки вьдачи результата в счетчике 5

10 5

39 4 мент 28 воздействует на один из входов элемента И 26 и импульсы генератора 1 в счетчик 5 не поступают, так как на другом входе элемента 26 воздействует нулевой сигнал с выхода компаратора 7. При возрастании аналогового сигнала на выходе блока 2 до заданного уровня (V -дU) компаратор 7 срабатывает и на его выходе устанавливается единичный сигнал, который Изменяет состояние триггера 19, и блок 2 переходит в режим хранения. Единичный сигнал устанавли-. вается также на одном из входов элемента 26 и импульсы генератора 1 поступают в счетчик 5. Счет импульсов продолжается до тех пор, пока из-за токов утечки аналоговый сигнал на выходе блока 2 не станет меньше заданного уровня (Ug-дП), и компаратор 7

25 ча результата измерения осуществляется только в том случае, если выходной сигнал блока 2 находится в заданной зоне +дБ и на выходах компараторов 6 и 7 установлены единичные сигналы. Если коэффициент передачи меньше требуемого, то на выходе компаратора 7 воздействует нулевой сигнал, который блокирует выходы счетчика 5.

Если коэффициент передачи больше требуемого, то нулевой сигнал установлен на выходе компаратора 6, который также блокирует выходы счетчика 5. Сигнал разрешения на вьдачу результата поступает на счетчик 5 после срабаI

35 тывания компаратора 7 с задержкой, установленной временем элемента 29, достаточной для срабатывания компаратора 6 в случае, если при измерении временных параметров блока аналоговой памяти его коэффициент передачи

40 превышает требуемое значение.

Исходное состояние устройства при измерении времени хранения остается таким же, как при измерении времени запоминания с тем лишь отличием, что

45 на шине 13 воздействует нулевой сигнал "Pежим".

Измерение времени хранения начина— ется с установлением единичного сиг— нала "Измерение" на входе 14 По это-50 му сигналу триггеры 18 и 19 изменяют свое состояние, по их выходным сигналам ключ 3 размыкается, а блок 2 переходит в режим запоминания — на его выходе начинает возрастать аналого55 вый сигнал. Одновременно с этим изменяет свое состояние триггер 17 — единичный сигнал с его выхода через элеопять срабатывает, на его выходе устанавливается нулевой сигнал, прекращающий поступление импульсов генератора 1 в счетчик 5. На этом заканчивается процесс измерения времени хранения блока 2 с погрешностью хранения -дП на заданном уровне входного сигнала U . После вьдачи результата единичным сигналом "Установка в нуль" на входе 12 устройство устанавливается в исходное состояние и процесс измерения может быть продолжен на любом из уровней входного сигнала Uo.

Время хранения tz> определяется как

С„ =N Т,, где N — количество импуль( сов, подсчитанное счетчиком 5 за время от первого до второго срабатывания компаратора 7, т.е. за время нахождения выходного сигнала блока 2 в заданной зоне

+gU Поскольку в процессе измерения времени хранения компаратор 7 срабатывает дважды, то вносимая им погрешность автоматически исключается и не влияет на точность измерений.

Таким образом, предлагаемое устройство позволяет определить время запоминания и время хранения аналогового сигнала с заданной точностью

+6U, измерить время задержки распространения управляющих сигналов в электрических цепях аналогового запоминающего устройства и осуществить контроль его коэффициента передачи. Поскольку уровень входного ана. логового сигнала в предлагаемом устройстве задается сразу в цифровом коде и не требуется осуществлять его дополнительные измерения, а опр 039 Ь

5 1243 деление каждого из параметров блока аналоговой памяти производится за один такт работы измерителя, то по сравнению с известным устройством изобретение отличается быстродейст5 вием.

Формула изобретения

1. Запоминающее устройство с самоконтролем, содержащее блок аналоговой rð памяти, первый выход которого соединен с первым входом ключа, второй вход ключа соединен с первым выходом блока управления, выход ключа соединен с шиной нулевого потенциала, пер- 15 вый компаратор, генератор импульсов, счетчик, выход которого является выходом устройства, первый, второй и третий входы блока управления являются первым, вторым и третьим входами устройства, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия устройства, в него введены второй компаратор и источник опорных напряжений, вход которого 25 является информационным входом устройства, второй выход блока аналоговой памяти соединен с первыми входами компараторов, вторые входы которых соединены соответственно с первым и вторым выходами источника опорных напряжений, выходы компараторов соединены соответственно с четвертым и пятым входами блока управления, шестой вход которого соединен с выходом

35 генератора импульсов, первый вход блока аналоговой памяти соединен с третьим выходом источника опорных

Ф напряжений, второй выход блока управления соединен с вторым входом блока аналоговой памяти, третий и четвертый выходы блока управления соединены соответственно с первым и вторым входами счетчика, третий вход которого соединен с первым входом блока управления.

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок управления содержит элементы И, элементы задержки, элементы ИЛИ, тригге50

pbr и элементы НЕ, входы первого и второго которых являются вторым и четвертым входами блока управления, выходы первого и второго элементов НЕ соединены соответственно с первыми входами первого и второго элементов И, второй вход первого элемента И соединен с входом, второго элемента НЕ, второй вход второго элемента И и первый вход третьего элемента И соединены.соответственно с выходами первого триггера, первый вход которого является первым входом блока управления и соединен с первым входом первого элемента ИЛИ, первым входом второго триггера и первым входом третьего триггера, второй вход первого триггера соединен с входом первого элемента liE, второй вход второго триггера является третьим входом блока управления и соединен с первым входом четвертого триггера и вторым входом третьего триггера, второй вход третьего элемента И соединен с входом второго элемента НЕ, выход первого элемента И. соединен с вторым входом первого элемента ИЛИ, выходы второго и третьего элементов И соединены с входами второго элемента ИЛИ, выход второго триггера соединен с входом первого элемента задержки, выход ко— торого соединен с первым входом четвертого элемента И, второй вход четвертого элемента И является шестым входом блока управления, выход второго элемента ИЛИ соединен с входом третьего элемента НЕ и третьим входом четвертого элемента И, выход которого является третьим выходом блока управления, выход третьего элемента НЕ соединен с первым входом пято— го элемента И, второй вход которого является пятым входом блока управления, выход пятого элемента И соединен с входом второго элемента задержки, выход которого является четвертым выходом блока управления, выход первого элемента ИЛИ соединен с вторым входом четвертого триггера, выходы четвертого триггера и первый выход третьего триггера являются вторым выходом блока управления, второй выход третьего триггера является первым вь хопом блока управления.

1243039

Составитель А.Воронин

Редактор А.Ворович Техред М.Моргентал Корректор В.Синицкая

Заказ 3711/52 Тираж 543 Подпис ное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 3-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4