Запоминающее устройство с коррекцией программы

 

Изобретение относится к запоминающим устройствам, в частности к запоминающим устройствам, реализованным на БИС и управляемым вычислительными устройствами. Цель иэобрете ния - повьпиение быстродействия уст-. ройства. Устройство содержит блок :постоянной памяти, блок полупостоянной памяти, коммутаторы, регистр числа, элементы И, блоки элементов И, формирователи импульсов, регистр адреса, входы и выходы устройства. Устройство работает в ,двух режимах: в рабочем режиме автоматической коррекции программы при первоначаль ной отладке системы или переналадке системы на новые задачи;.в режиме ручной коррекции записанных в блок полупостоянной памяти чисел. Сюда относится и режим первоначального ввода корректируемых чисел в блок полупостоянной памяти. 3 ил. с (Л

СОЮЗ СО8ЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (111 (5D4 G 11 С 29 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPGHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3766) 09/24-24 (22) 29.06.84 (46) 23.07.86. Бюл. № 27 (72) Е.Я.Ваврук, А.Н.Елагин, В.Е.Тимофеенко и А.А.Филимонов (53) 681.327 (088.8 (56) Автоматика и телемеханика, 1974, № 7, с.155-171.

Авторское свидетельство СССР № 809400, кл. G Il С 29/00,1981. (54) ЗАПОМИНА10ЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ПРОГРЕЯ (57) Изобретение относится к запоминающим устройствам, в частности к запоминающим устройствам, реализованным на БИС и управляемым вычислительными устройствами. Цель изобрете ния — повынение быстродействия уст- . .ройства. Устройство содержит блок постоянной памяти, блок полупостоянной памяти, коммутаторы, регистр числа, элементы И, блоки элементов

И, формирователи импульсов, регистр адреса, входы и выходы устройства.

Устройство работает в двух режимах: в рабочем режиме автоматической коррекции программы при первоначальной отладке системы или переналадке системы на новые задачи;.в режиме ручной коррекции записанных в блок полупостоянной памяти чисел.

Сюда относится и режим первоначального ввода корректируемых чисел в блок полупостоянной памяти. 3 ил.

1246140

Изобретение относится к запоминающим устройствам, в частности к запоминающим устройствам, реализованным на БИС и управляемым вычислительными устройствами (38M).

Цель изобретения — повьш ение быстродействия устройства.

На фиг.l приведена структурная схема запоминающего устройства с коррекцией программы; на фиг.2 временная диаграмма работы устройства в режиме автоматической коррекции программы; на фиг.3 — временная диаграмма работы устройства в режиме ручной коррекции програмMbI

Устройство содержит первый управляющий вход 1, .блок 2 постоянной памяти, регистр 3 кода исходного состояния, блок 4 полупостоянной памяти, первый 5 коммутатор, регистр 6 числа, тактовый 7 вход, второй вход 8 управления, адресный вход 9, первый 10, второй 11, третий 12 выходы, первый 13, второй 14 элементы И, первый 15 второй 16 формирователи импульсов, первый 17, второй 18 блоки элементов И, второй коммутатор 19, регистр адреса 20.

Устройство работает в двух режимах: в рабочем режиме автоматической коррекции программы при первоначальной отладке системы или переналадке системы на новые задачи, в режиме ручной коррекции записанных в блок 4 полупостоянной памяти чисел, Сюда относится и режим первоначального ввода кооректируемых чисел в блок 4 полупостоянной памяти,

По сйгналу начального пуска в каждом из режимов первый и второй формирователи сбрасываются в нулевое состояние, т. е. устройство подготавливается к работе.

Работа устройства в режиме автоматической коррекции задается сигна11 11 лом Считывание, поступающим на вход 1 управления (фиг.3а), который разрешает прохождение тактовых импульсов (вход 7) через первый элемент И 13 (фиг.3б) на вход первого

15 формирователя. На выходе 15

2 формирователя формируется сигнал разрешения передачи адреса считывания, который разрешает прохождение кода адреса с шины 9 через первый

ЗО

В режиме ручной коррекции записан-

4О ных в блок 4 полупостоянной памяти чисел или первоначального ввода корректируемых чисел адрес записи устанавливается на регистре 20, а информация — на регистре 3 кода исходного состояния . Сигнал 113апись1, поступающий на вход 8 управления (фиг ° 4а)„ разрешает прохождение тактовых импульсов через второй 4 элемент И на вход второго 16 форми5О рователя„на третьем 16, выходе которого формируется сигнал управления регистром числа (фиг,4в), по которому информация с регистра 3 кода ис:ходного состояния записывается в

55.регистр 6. После этого на выходе 16, ! (фиг.4г) второго формирователя фор мируется сигнал разрешения передачи адреса записи, разрешающий прохожде5

tO

25 блок !7 элементов И (фиг.3в ) на первые входы коммутатора 19. Одновременно сигнал 1Считывание" открывает коммутатор 19 по первым входам, т.е, разрешает выдачу на адресные входы блоков постоянной 2 и полупостоянной

4 памяти кода адреса.На выходе !51, формирователя формируется сигнал

11Считывание ЗУ11 (фиг.3r), по которому происходит считывание информации с блоков 2 и 4 по ранее установленному адресу, Информация с блоков 2 и ,4 поступает на входы блока 5.

В блоке 4 полупостоянной памяти имеется дополнительный информационный разряд (второй выход блока 4), указывающий на наличие коррекции по каждому адресу, Если информация откорректирована, единичный уровень на втором выходе блока 4 разрешает прохождение через коммутатор 5 информации с блока 4.

Если информация в блоке 2 правильная, на втором выходе блока 4 присутствует уровень логического нуля и через коммутатор 5 проходит информация, считанная с блока 2.

Сигналы на первом управляющем и информационных выходах запоминающего устройства с коррекцией программы поступают в вычислительное устройство для дальнейшей обработки, После выполнения программы вычислительное устройство снимает сигнал

11 11

Считывание и работа запоминающего .устройства с коррекцией программы в режиме автоматической коррекции прекращается.

1246 ние кода адреса с регистра 20 через второй блок !9 элементов. И на вторые входы коммутатора 19, открытого по вторым входам,и далее на адресные входы блоков 2 и 4. На выходе 16 5 формирователя формируется сигнал

"Запись ЗУ" (фиг.4д ), по которому происходит запись информации в блок

4 полупостоянной памяти, Сигнал

"Запись ЗУн является вторым управляющим выходом запоминающего устройства, поступает на вход управления вычислительного устройства, поступает на вход управления вычислительного устройства, После окончания 5 этого сигнала вычислительное устройство может формировать следующий сигнал Запись", по которому произойдет запись по другому адресу.

Формула изобретения

Запоминающее устройство с коррекцией программы, содержащее блок постоянной памяти, регистр числа, инфор- 25 мационные входы которого соединены с выходами регистра кода исход— ного состояния, а выходы — с информационными входами блока полупостоянной памяти, один выход которого сое- Зр динен с первым входом первого коммутатора, о т л и ч а ю щ е е с я тем, что, с целью повышения. быстро,действия устройства, оно содержит

ВТороН коммутатор, регистр адреса, первый и второй блоки элементов И, первый и второй формирователи импульсов, первый и второй элементы И, первые входы которых являются тактовым входом устройства, первым и вторым управляющими входами которого являются вторые входы эле140 4 ментов И, управляющий вход второго коммутатора соединен с первым управляющим входом устройства, выход первого элемента И подключен к входу первого формирователя импульсов, первый выход которого соединен с управляющим входом блока постоянной памяти, первым управляющим входом блока полупостоянной памяти и является первым выходом устройства, второй выход первого формирователя импульсов подключен к первому входу первого блока элементов И, второй вход которого является адресным вхо дом устройства, выход первого блока элементов И соединен с первым информационным входом второго комму- татора, второй информационный вход которого подключен к выходу второго блока элементов И, выход второго коммутатора соединен с адресными входами блоков постоянной и полупостоянной памяти, второй вхог, второго блока элементов И подключен к выходу регистра адреса, выход второго элемента И соединен с входом второго формирователя импульсов, второй выход которого подключен к первому входу второго блока элементов И, первый выход второго формирователя импульсов соединен с вторым управляющим входом блока полупостоянной памяти и является вторым выходом устрой- ства, третий выход второго формирователя импульсов подключен к управляющему входу регистра числа, другой выход блока полупостоянной памяти ,соединен с вторым входом первого коммутатора, третий вход которого подключен к выходу блока постоянной памяти, выход первого коммутатора являетс третьим выходом устройства.

1246140 —. t

1 —.à — Г1 — Г1 — ГЧ вЂ” Х вЂ”вЂ”

О .л.—

6 ГЧ Г1 Г1 ГЧ. .ГЧ Г Г1 Г1

5. П Х1 г (1

8 — —

Составитель Q.Êóëàêoâ

Редактор В.Иванова Техред В. Кадар Корректор С.Черни

Заказ 4006/44 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 1 3035, Москва, Ж-35, Раушская наб °, д, 4/5

Производственно-полиграфическое предприятие, г,ужгород, ул,Проектная,4