Запоминающее устройство с самоконтролем

 

Изобретение относится к запоминающим устройствам и может быть использовано в системах автоматики и вычислительной техники. Целью изобретения является повьшёние надежности устройства. Устройство содержит регистры адреса входной и выходной информации, основной и дополнительный накопители, первьй и второй блоки кодирования, блок обнаружения и исправления ошибок, блок самоконтроля , группу счетчиков, элемент ИЛИ, триггер повторного запуска, триггер останова и блок индикации. Во всех режимах работы устройства блоком самоконтроля осуществляется проверка правильности формирования импульсов управления накопителями путем фиксации логических переходов импульсов и сравнения их с заданными. Для обнаружения помех по сигналам управления используются счетчики, подсчитывающие количество логических переходов контролируемых сигналов в течение цикла обращения к ОЗУ. При обнаружении помехи или при неправильном формировании импульсов управления инициируется повторный запуск цикла ОЗУ путем установки соответствующего триггера. Если неисправность повторяется , устройство останавливается и индицируется неисправная цепь управления . 2 ил. с « СО со ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 С ll С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3836786/24-24 (22) 07.01,85 (46) 07.08.86. Бюл. В 29 (72) Б,А.Носов, В.П.Ломанов, А.А.Медведев и А.А.Смирнов (53) 681 327.6(088.8) (56) Электроника, 1981, т. 53, У 26, с. 26.

Авторское свидетельство СССР

9 385319, кл. G 11 С 29/00, 1971. (54) ЗАПОМИНАЮЩЕЕ УСтРОИСтвО с САМОкОнтРОлеи .. (57) Изобретение относится к запоминающим устройствам и может быть использовано в системах автоматики и вычислительной техники. Целью изобретения является повышение надежности устройства, Устройство содержит регистры адреса входной и выходной информации, основной и дополнительный накопители, первый и второй блоки кодирования, блок обнаружения и . ЯО„, 249591 А1 исправления ошибок, блок самоконтроля, группу счетчиков, элемент ИЛИ, триггер повторного запуска, триггер останова и блок индикации. Во всех режимах работы устройства блоком самоконтроля осуществляется проверка правильности формирования импульсов управления накопителями путем фиксации логических переходов импульсов и сравнения их с заданными. Для обнаружения помех по сигналам управления используются счетчики, подсчитывающие количество логических переходов контролируемых сигналов в течение цикла обращения к ОЗУ. При обнаружении помехи или при неправильном формировании импульсов управления инициируется повторный запуск цикла

ОЗУ путем установки соответствующего триггера. Если неисправность повторяется, устройство останавливается и индицируется неисправная цепь управления. 2 ил, 1249591

>0

I !

Изобретение относится к запоминающим устройствам и может быть использовано в системах автоматики и вычислительной техники.

Цель изобретения — повышение надежности устройства.

На фиг. 1 представлена схема запоминающего устройства с самоконтролем; на фиг ° 2 — схема блока управления.

Запоминающее устройство (ЗУ) (фиг. 1) содержит входной регистр 1 информации, регистр 2 адреса, блок

3 управления, информационные 4, адресны есные 5 и управпяющие б и 7 входы устройства, основной 8 и дополнительный 9 накопители, первый 10 и второй 11 блоки кодирования, блок 12 обнаружения и исправления ошибок, регистр 13 выходной информации, выходы 14 которого являются информационными выходами устройства, первую

15 и вторую 16 группы инверторов, группу элементов 17 задержки, группу элементов И 18, первую 19, вторую

20, третью 21 и четвертую 22 группы триггеров, первый элемент ИЛИ 23, триггер 24 отказа, первый 25 и второй 26 элементы И, первую группу элементов ИЛИ 27, пятую группу триггеров 28, второй элемент ИЛИ 29, вторую группу элементов ИЛИ 30, шестую группу триггеров 31, блок 32 индикации, группу счетчиков 33, третий элемент ИЛИ 34, триггер 35 повторного запуска и триггер 36 останова, Элементы 15-31 со связями представляют блок самоконтроля.

Блок 3 управления (фиг. 2)содержит генератор 37 прямоугольных импульсов, кольцевой регистр 38 сдвига, группу триггеров 39 режимов, триггер 40 запроса цикла, счетчиктаймер 41, счетчик 42 адреса регенерации, триггер 43 синхронизации цикла, группу элементов И 44 и группу триггеров 45 формирования.

Запоминающее устройство с самоконтролем работает следующим образом.

На вход 6 группы триггеров.39 режимов блока 3 управления поступает сигнал установки режима (запись или считывание), на вход 5 регистра 2 адреса — адрес, по которому необходимо произвести запись или чтение информации, а на вход 4 регистра 1 входной информации в режиме записи— входная информация. После этого на вход 7 триггера 40 запроса цикла об- ращения блока 3 управления поступает! сигнал запроса ЗУ, который устанав11 11 ливает этот триггер в состояние 0

Генератор 37 прямоугольных импульсов блока 3 управления непрерывно вырабатывает прямоугольные импульсы заданной частоты, Эти импульсы подаются на входы счетчика-таймера 41 и кольцевого регистра 38 сдвига блока.

3 управления, Когда содержимое счетчика-таймера

41 достигает величины, эквивалентной периоду регенерации информации в ЗУ, то на вход триггера 39 режимов подается сигнал установки режима регенерации . С помощью кольцевого регистра

38 сдвига блока 3 управления исходная последовательность импульсов генератора 37 прямоугольных импульсов делится на несколько последовательностей импульсов меньшей частоты фаз), сдвинутых относительно друг друга по фазе на такт генератора и используемых для формирования импульсов управления накопителями 8 и 9, и сигналов управления другими блоками

1 устройства, для которых соблюдаются временные соотношения, необходимые для надежной работы устройства. Числе фаз равно числу выходов кольцевего регистра 38 сдвига, и они имеют условную нумерацию от Ч, до %„, где

n — число фаз. Последовательность импульсов всех фаз между двумя последовательными импульсами 1 называ1 ется циклом формирования.

Последовательность импульсов, необходимая для работы устройства, формируется следующим образом. Поскольку сигналы на перечисленные входы

4-7 устройства приходят в производительный момент времени, для синхронизации работы устройства их прием на соответствующие регистры или триггеры осуществляется по фазе Ч„, которая подается на их входы синхронизации. Одновременно фаза,, поданная на вход синхронизации триггера

43 синхронизации цикла блока 3 управления, устанавливает его в состояние "1".

Выход триггера 43 подключен к первым входам группы элементов И 44, к вторым входам которых подключены соответствующие выходы триггеров 39 режимов, Выходы элементов И 44 подключены к входам разрешения группы !

1249591

1О триггеров 45 формирования блока 3 управления. К входам установки и сброса этих триггеров подключены соответствующие выходы кольцевого регистра

38 сдвига (фазы), так что на каждом иэ триггеров 45 формируется один из сигналов управления устройством в режиме записи, считывания или регенерации при наличии на выходе соответствующего элемента И 44 уровня

"Лог. 1".

В конце каждого цикла обращения триггеры 39 режимов сбрасываются (кроме триггера режима регенерации, который сбрасывается при достижении 15 счетчиком 42 адреса регенерации установленного максимального значения адреса регенерации ЗУ). Если устройство находится в режиме регенерации и на вход 6 триггеров 39 режимов при- 20 ходит сигнал режима, а на вход 7 триггера 40 запроса цикла обращения сигнал запроса ЗУ, то регенерация прерывается и организуется цикл об- ращения, в конце которого после сбре- 25 ,са соответствующего триггера 39 режима происходит возврат к режиму регенерации. При этом для прекращения режима регенерации по фазе Ч, устанавливается в "1" соответствующий Зо триггер из группы триггеров 39, разрешая формирование импульсов управления, соответствующих режиму записи или считывания, соответствующими триггерами из группы триггеров 45 35 формирования, запрещая формирование импульсов управления, соответствующих режиму регенерации, и подавая на соответствующий вход счетчика 42 сигнал запрета счета с триггеров 39. 40

При этом приращение счетчика 42 адреса регенерации не производится и его состояние сохраняется неизменным до возобновления режима регенерации. Адрес регенерации, получен- 45 ный на выходе счетчика 42 адреса регенерации, подается на вторые входы регистра 2 адреса. При достижении максимального установленного значения адреса регенерации счетчик-таймер 50

41 устанавливается в "0", и режим регенерации сбрасывается.

В режиме записи информации не формируются сигналы разрешения работы блока 12 обнаружения и исправления55 ошибок и стробирования регистра 13 выходной информации. Записанная в регистр 1 информация и записанный в регистр 2 адрес поступают на соответствующие входы накопителей 8 и 9.

Кроме того, информация поступает на вход первого блока 10 кодирования информации, который осуществляет кодирование информации методом введения информационной избыточности (например, с помощью кода Хэминга), ориентированного на обнаружение и исправление ошибок при считывании информации из ЗУ. Полученные на выходе блока 10 кодирования информации контрольные биты подаются на вход накопителя 9 контрольной информации. На управляющие входы накопителей 8 и 9 подаются сигналы с соответствующих триггеров группы триггеров 45 формирования. Информация, находящаяся на входах накойителей 8 и 9, записывается в накопители.

В режиме считывания информации не формируется сигнал разрешения приема входной информации на регистр

1, Записанный в регистр 2 адрес подается на адресные входы накопителей основной 8 и контрольной 9 информации. Триггер режима считывания из группы триггеров 39 режимов дает сигнал разрешения формирования на триггеры 45, которые формируют последовательность управляющих сигналов, обеспечивающих считывание информации из накопителей 8 и 9. Информа ция, появляющаяся на выходе накопителя 8 основной информации, поступает на вход второго блока 11 кодирования информации, аналогично первому, и на первые входы блока 12 обнаружения и исправления ошибок. На вторые входы этого блока подается конт,рольная информация с выхода накопителя 9 контрольной информации, а на третьи — с выходов второго блока 11 кодирования информации. На четвертый вход блока 12 обнаружения и исправления ошибок подается импульс разрешения сравнения с соответствующеге триггера из группы триггеров 45 .формирования и происходит сравнение контрольных битов, считанных из накопителя .9 и полученных из второго блока ll кодирования. По результатам сравнения определяется, есть лиошибка в считанной информации. Если ошибка есть и ее кратность не превышает исправляющей способности кода, то блок обнаружения и исправления ошибок инвертирует соответствуюпц1е

1249591 биты выходного слова основной информации, считанной из накопителя 8.

Скорректированное информационнве слово поступает на вход регистра 13 выхрдной информации и записывается в него при поступлении стробирующего импульса, формируемого одним из триггеров 45 группы. Если же кратность ошибки превышает исправляющую способ- 1б ность кода, то блок 12 обнаружения и исправления ошибок формирует сигнал, устанавливающий триггер 35 в состояние "1". Выход триггера 35 подключен к входу триггера 40 запроса цикла обращения, который устанавливается в "1" по приходе на его синхровход фазы %„, и цикл обращения, таким ебразом, повторяется. При повторном появлении ошибки, кратность которой 20 превышает исправляющую способность кода, устанавливается в состояние

"1" триггер 36 и сигнал о неисправности индицируется блоком 32 индикации, Введение в устройство триггера 25

35 позволяет устранить влияние на работу устройства случайных сбоев.

Во всех режимах работы устройства производится контроль правильности формирования импульсов управления накопителями, т.е. последовательности прохождения их во времени и отсут4 ствия помех, которые могут повлиять на правильность работы устройства.

Для этого используется то, что временная диаграмма сигналов управления устройством представляет собой набор сигналов, последовательность переходов которых из одного состояния в другое и временные соотношения между переходами заданы, и соблюдение этих условий в определенных пределах обеспечивает надежное функционирова-. ние устройства. Таким образом, заранее известно, в каких состояниях должны находиться триггеры 45 формирования при переходе каждого из них из одного состояния в другое. Если в этот-момент зафиксировать их состояния и сравнить с заданными, то можно судить о правильности работы блока 3 управления в целом.

Эта возможность реализуется с по. мощью первой 15 и второй 16 групп инверторов, группы элементов 17 задержки, группы элементов И 18,.первой 19, второй 20, третьей 21 и чет- вертой 22 групп триггеров.

Для обнаружения импульсной помехи по сигналу управления контролируемые сигналы подаются на вход счетчиков 33, которые подсчитывают число переходов каждого из сигналов из состояния "JIor 0 в "1" на протяже-. нии одного цикла обращения. Число таких переходов должно равняться единице. Если не зафиксировано переполнения счетчиков из группы счетчиков 33, т.е. помехи импульсного типа не было, то в начале следующего цикла обращения счетчики 33 сбрасы" ваются. Выходы их подключены к вторым входам элементов ИЛИ второй группы 30, причем на один элемент

ИЛИ подключены выходы триггеров 28 пятой группы и счетчиков 33, контролирующих один и тот же сигнал. Таким образом, обнаружение помехи по сигна" лу управления счетчиком из группы счетчиков 33 вызывает установку соответствующего триггера 31 шестой группы. Третий элемент ИЛИ 34, входы которого подключены к выходам счетчиков 33 группы устанавливает триггер 35 инициации повторного цикла обращения, и далее устройство работает как описано. Однако в случае неисправности в блоке 3 управления, когда какой-либо из сигналов не формируется (неисправность типа 0 или

1), описанные схемы контроля временных соотношений сигналов и обнаружения импульсных помех могут не обнаружить отказа.

Для обнаружения неисправности схем формирования блока 3 управления используется фиксация в момент перехода одного из сигналов из одного логического состояния в другое состояние остальных сигналов, которые определены в данный момент (не переключаются одновременно с данным). При этом все сигналы, кроме стробирующего, подаются на вход соответствую-. щего элемента И из группы элементов

И 18, либо непосредственно с выхода блока 3 управления, если в данный момент находятся в состоянии "1", либо через инвертор первой группы инверторов 15, если в данный момент находятся в состоянии "0".

Выходы элементов И 18 подключены к информационным входам триггеров первой 19 или второй 20 групп. Это зависит от того, относительно какого

1249591 перехода синхронизирующего сигнала реализованы условия проверки на элементе И 18: если относительно перехода сигнала из состояния "0" в состояние "1", то сигнал синхронизации на вход триггера из первой группы триггеров 19 подается непосредственно с выхода блока 3 управления. Если условия проверки реализованы для перехо- 10 да сигнала из состояния "1" в состояние "0", то сигнал синхронизации подается с выхода блока 3 управления через инвертор 16 второй группы на вход синхронизации триггера 20 вто- 15 рой группы. Выходы триггеров первой

19 и второй 20 групп подключены к входам первого элемента ИЛИ 23, и при фиксации нарушения условий,. заданных элементами И 18, на тригге- 20 рах первой 19 и второй 20 групп, триггер 24 устанавливается в сестояние "1", что приводит к установке триггера 35, и далее устройство работает как описано. 25

Первый 25 и второй 26 элементы И предназначены для определения харак-. тера зафиксированной сбойной ситуации. Если установлен триггер 24 отказа и зафиксировано переполнение 30 хотя бы одного из счетчиков 33, то это означает импульсную помеху по одному из сигналов управления. При этом на выходе первого элемента И 25 появляется уровень "Лог. 1" и уста- 35 навливается соответствующий триггер

31 шестой группы. Если установлен триггер 24 и нет переполнения счетчиков 33 группы, то это означает отказ одного из формирующих триггеров 40

45 блока 3 управления. При этом на выходе второго элемента И 26 появляется уровень "Лог. 1" и устанавливает соответствующий триггер 31 шестой группы.

В начале повторного цикла обращения все триггеры (кроме триггеров

35 и 36), счетчики схемы контроля и регистр выходной информации устанавливаются в исходное состояние.

Триггеры 35 и 36, кроме этого, устанавливаются в исходное состояние при нажатии кнопки "Сброс" (не пфказана) или в конце цикла обращения (по фазе „), при условии, что при обращении йе обнаружено ошибки.

Формула изобретения

Запоминающее устройство с самоконтролем, содержащее регистр адреса, выходы которого соединены с адресными входами основного и дополнительного накопителей, а входы первой группы являются адресными входами устройства, регистр входной информации, входы первой группы которого являются информационными входами устройства, а выходы подключены к .информационным входам основного накопителя и к входам первой группы первого блока кодирования, выходы которого соединены с информационными входами дополнительного накопителя, блок управления, первый и второй входы которого являются управляющими входами устройства, выходы первой группы подключены к входам второй группы регистра адреса, выходы второй группы соединены с управляющими входами основного и дополнительного накопителей, а первый, второй, третий, четвертый и пятый выходы блока управления подключены соответственно к входам первого и второго блоков кодирования, регистра адреса, регистра входной информации, регистра выходной информации, блока обнаружения и исправления ошибок, входы первой и второй групп которого соединены соответственно с выходами и входами группы второге блока кодирования,. входы третьей группы подключены к выходам дополнительного накопителя, а выходы группы блока обнаружения и исправления ошибок подключены к входам первой группы регистра выходной информации, выходы которого являются информационными выходами устройства, входы второй группы второго блока кодирования соединены с выходами основного накопителя, о т л и ч а ющ е е с я тем, чта, с целью повышения надежности устройства, в него введены блок формирования сигналов контроля, группа счетчиков, элемент

ИЛИ, триггер повторного запуска, триггер останова и блок индикаций, причем входы первой группы блока самоконтроля подключены к выходам втерой группы блока управления, первый, второй, третий и четвертый входы соединены соответственно с первым, седьмым, девятым и десятым выходами блока управления, выход блока формирования сигналов контроля соединен с первым входом триггера повторного запуска, а выходы первой группы под124959! ключены к входам первой группы блока индикации, первый вход которого соединен с одиннадцатым выходом блока управления, а второй вход подключен к четвертому входу блока управления и к выходу триггера останова, первый вход которого соединен с восьмым выходом блока управления, а второй вход подключен к третьему входу блока управления и к выходу триггера повторного запуска, второй вход которого соединен с пятым входом блока формирования контроля и с выходом элемента ИЛИ, а третий и четвертый входы подключены соответственно к шестому выходу блока управления и к выходу блока обнаружения и исправления ошибок, входы счетчиков группы соединены с выходами второй группы блока управ"

10 ления, а выходы подключены к Входам второй группы блока формирования сигналов контроля и квходам элемента ИЛИ

1249591

Составитель О,Исаев

Редактор И.Дербак Техред 0.10ðòâàé Корректор Г.Решетник

Заказ 4333/53 . Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Запоминающее устройство с самоконтролем Запоминающее устройство с самоконтролем Запоминающее устройство с самоконтролем Запоминающее устройство с самоконтролем Запоминающее устройство с самоконтролем Запоминающее устройство с самоконтролем Запоминающее устройство с самоконтролем 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может найти применение при построении оперативных запоминающих устройств

Изобретение относится к вычислительной технике и может быть использовано для обнаружения одиночных , двоичных и некоторых тройных ошибок и исправления одиночных ошибок , а также для построения устройств контроля повышенной разрядности по принципу линейного наращивания разрядности

Изобретение относится к автоматике и вычислительной технике и может быть использовано для функционального контроля больших интегральных схем оперативной памяти

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах контроля блоков памяти

Изобретение относится к области вычислительной техники и может быть использовано для поиска неисправных микросхем в блоке постоянной памяти (БПП) микро-ЭВМ

Изобретение относится к запоминающим устройствам, в частности к запоминающим устройствам, реализованным на БИС и управляемым вычислительными устройствами

Изобретение относится к вычислительной технике и может быть, использовано для функционального контроля микросхем оперативных запоминающих устройств

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам на полупроводниковых динамических элементах

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками
Наверх