Устройство для контроля блоков

 

СО1ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1511 4 С 11 С 29/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ И ., Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Я1 д 401 1"-1 1 (21) 3878097/24-24

",2?). 26,02,85 (46) 30,07,86.Бюл . Р 28 (71) Киевский ордена Трудового

Красного Знамени завод электронных вычислительных и управляющих машин (72) Е.Я. Белалов, В,К, Бочков, Э.В, Рудаков и С.П. Саламатов (53) 681.327 (088,8) (56) Электронная вычислительная машина ЕС-1050/ Под. ред, А.М, Ларионова, М.: Статистика, 1976, с,284

Авторское свидетельство СССР

У 769641, кл. G ll С 29/00, 1979. ,54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ

ПАМЯТИ

<57) Изобретение относится к вычислительной технике и может быть применено для наладки и контроля оперативных и периферийных запоминающих устройств. Целью изобретения является

„„SU„„124?951 А1 повышение быстродействия устройства., Устройство содержит арифметический блок, три накопителя, блок управле- ния, два компаратора, дешифратор, формирователь сигналов, семь мультиплексоров., счетчик, блок контроля по четности, индикаторы, четырнадцать регистров, в которых переключателями предварительно устанавливаются исход- .. ные параметры, например начальный и конечный адреса, список тестов, код данных, применяемые при контроле блоков памяти ° Быстродействие повышается за счет того, что цикл обращения к контролируемому блоку памяти значительно меньше цикла выполнения одной микрокоманды, выдаваемой арифметическим блоком, и устройство позволяет параллельно формировать, и выдавать адрес и данные за одну микрокоманду. 2 ил.

1?4

Поле констянть

Поле адреса и операции накопителя 3

Признаки занесения в регистры !

7, 19 и 20

После микроопераций (управляет дешифрятором 8 и регистром 24) Адрес

-следующей

Поле условия переходя (управляет мультиплексором 16) прос и операция я внешнего тройства микрокоманды

Поле управления мультиплексоров

10-15 и формирователя 9

Код операции и адрес обращения к арифметическому блоку 1 онтрольный азряд

Изобретение относится к вычислительной технике, и может быть использовано для наладки и контроля оперативных и периферийййх запоминающих устройств, Цель изобретения — повышение быстродействия устройства °

На фиг,! предатавлена функциональная схема предлагаемого устройства; на фиг. ? — функциональная схема блока управления.

Предлагаемое устройство (фиг,1) содержит арифметический блок 1, блок

2 управления, накопите,пи 3-5 с первого по третий, первый 6 и второй 7 компараторы, дешифратор 8, формирователь 9 сигналов, мультиплексоры 10-!

6 с первого по седьмой, регистры 1730 с первого по четырнадцатый, счетчик 31, блок 32 контроля по четности, первый 33 и второй 34 переключа— тели и индикаторы 35-37 с первого по третий, Кроме того, на фиг.l обозначены информационные 38 и управляюший 39 входы, управляющие 40, адрес— ные 41 и информационные 42 выходы . устройства.

Блок 2 управления (фиг.2) содержит триггеры 43-50, одновибраторы

51-54 1например, типа К155АГЗ), кварцевый генератор 55, регистр 56 (например, типа K155TM8), элементы И-ИЛИ

57 и 58, элемент И 59, элемент ИЛИ

60, элементы ИЛИ-НЕ 61 и 62, элемент

НЕ 63, элементы И-НЕ 64-69 и элементы ИЛИ 70 и 71 °

Накопитель 4 постоянного типа (выполнен, например, на микросхемах

7951 2

КР556РТ5! содержит микропрограмму ,для контроля проверяемого блока памя ги, Накопитель 5 аналогичного типа содержит дополнительно библиотеку констант; которые могут использоваться в тестах.

Арифметический блок содержит микропроцессорные секции, например, типа К1804ВС1, Предлагаемое устройство работает следующим образом.

Устройство работает в двух режимах: контроля блоков памяти и в режиме самоконтроля, Работа устройства в режиме контроля блоков памяти, 2б С помощью соответствующих переключателей 34 в регистры 26-30 предварительно заносятся исходные параметры: в регистр 26 — список неисправных разрядов (если они есть) в

25 проверяемом изделии, в регистр 27 конечный адрес, в регистр 28 — начальный адрес, в регистр 29 — список тестов, в регистр 30 — начальный код данных, при этом на переключателях

33 набирается нужный код. Переключателями 34 подаются сигналы "Пуск" и "Сброс", которые запускают работу блока 2, после чего начинается чтение микрокоманды из накопителя 4 и

35 занесение кода микрокоманды в регистр 23 ° Затем выполняются операции, заданные в микрокоманде, Ниже привеl ден формат микрокоманды, 951

При операции чтения проверяемое изделие выдает считанные данные на вход 38 и сигнал "Ответ" на вход 39, после чего данные принимаются в регистр 25 и сравниваются на компараторе 6 с заданным кодом, который подготовлен в регистре 18. При этом предусмотрена возможность блокировки сравнения заведомо неисправных разрядов, которые задаются в регистре 26, Результат сравнения передается в блок 2, который выполняет останов при обнару кении ошибки, В предлагаемом устройстве приняты .следующие меры для повышения быстродействия.

В несложных тестах устройство позволяет параллельно формировать и выдавать адрес и данные за одну микрокоманду в каждом обращении к проверяемому изделию.

В более сложнь|х тестах для формирования адреса и данных может использоваться несколько микрокоманд при каждом обращении, но это не вызывает потерь времени, так как для большинства проверяемых изделий цикл обращения значительно больше цикла выполнения одной микрокоманды. Регистры 18 и 21 обеспечивают хранение данных и адреса во время текущего обращения к проверяемому иэделию, в регистрах 17 и 20 в это время уже подготавливаются данные и адрес для следующего обращения, Если к этому времени текущее обращение еще не завершено и в очередной микрокоманде считывается признак нового обращения, то возникает конфликтная ситуация, при которой блок 2 переводит устройство в режим "Ожидание", для чего приоста-,. навливает дальнейшее выполнение микропрограммы, После окончания текущего обращения снимается режим ожидания и продолжается выполнение микропрограммы, В конце теста дешифратор 8 вырабатывает микрооперацию "Конец теста".и взводит соответствующий триггер регистра 24, после чего блок 2 выполняет останов.

Блоки 35, 36 и 37 выполняют индикацию адреса на выходе 41, входных 38 и выходных (с регистра:18) даннь|х; адреса (c регистра 22) и кода микрокоманды (с регистра 23); списка выполненных тестов (с регистра 24).

В режиме самоконтроля устройство имеет следующие варианты работы:

3 1247

Блок 32 проверяет четность считанного кода микрокоманды, дешифратор

8 анализирует наличие микрооперации

"Номер теста" и заносит единицу в соответствующий триггер регистра 24.

Регистр 22 сохраняет адрес текущей микрокоманды, Блок 1 анализирует исходные параметры, которые принимаются с регист,— ров 26-30 через мультиплексор 12, затем формируется текущий адрес обращения к проверяемому изделию,Результаты операций блока 1 и прочие данные хранятся в памяти блока 1 °

Текущий адрес с блока 1 передается в регистр 19, на мультиплексор 14 и через мультиплексор 15 в регистр 20. Компаратор 7 сравнивает текущий адрес с конечным, Мультиплексор 16 в зависимости от кода микрокоманды анализирует результаты операций блока 1 или состояние выходов регистра 19, или результат сравнения адреса с компаратора 7. Мультиплексор

13 в зависимости от кода микрокоманды подготавливает адрес следующей микрокоманды одним из трех способов: прием адреса с регистра 23 или с регистра

19 (безусловный переход) или прием младшего разряда адреса с мультиплексора 16 (условный переход), 30

Текущие данные формируются в блоке

1 и через регистр 19 поступают на мультиплексор 10 или могут считываться с накопителя 4 или 5 затем они записываются в накопитель 3 или 35. транслируются через него, Формирователь 9 инвертирует или передает данные (в зависимости от кода микрокоманды) на мультиплексор 14. Кроме того, на мультиплексор 14 данные могут 40 поступать с блока 1. Затем данные заносятся в .регистр 17. Занесение в регистры 17, 19 и 20 зависит от кода микрокоманды. При наличии признака запроса к внешнему устройству в коде микрокоманды данные и адрес с регистров 17 и 20 заносятся соответственно в выходныерегистры 18и 21и выдаютсяна выходы 42и 41.Затем блок 2выдает сигналы"Запрос" H""Операция"Ha Bbmopbl 40. 50

Высокий уровень на выходе триггера 45 является признаком записи, а низкий — признаком чтения °

При операции записи проверяемое .изделие, получив сигналы с выходов

42, 41 и 40 выдает сигнал "Ответ" на вход 39, после чего блок 2 снимает сигнал "Запрос" с выхода триггера 49, 124795.1 тесты устройства, тест микрокоманд, цикл микрокоманды.

Дпя запуска тестов устройства необходимо с помощью переключателей занести список этих тестов в регистр

27, затем подать сигналы "Сброс" и

"Пуск" переключателем 34, после чего микропрограмма анализирует состояние регистра 27 и формирует адрес начальной микрокоманды тестов устройства, Таким образом начинают выполняться тесты устройства, в которых могут быть проверены любые его блоки, В конце тестов вырабатывается микрооперация Конец теста и выI! тз

15 полняется останов.

Для запуска теста микрокоманд необходимо включить переключатели 34

"Тест" и "Пуск", после чего мультиплексор 13 принимает адрес микрокоманды со счетчика 31, который выполняет перебор адресов микрокоманд, По каждому адресу накопитель 4 выдает код микрокоманды, который посту- р5 пает в регистр 23 и контролируется по четности в блоке 32, Результат контроля выдается в блок 2, В случае ошибки выполняется останов и на индикатор 37 выдаются адрес и код дефектной микрокоманды с регистров 22 и 23.

Для запуска цикла микрокоманды необходимо включить переключатели 34

"Цикл" и "Пуск", после чего счетчик

31 транслирует адрес микрокоманды с переключателей 33 через мультиплексор !3 в накопитель 4. Счетчик 31 переводится в режим трансляции подачей: на управляющий вход сигнала переклю- 40 чателя "Цикл" (низкий уровень), Таким образом „ выполняется многократное чтение одной микрокоманды по адресу, заданному с переключателей

33, Регистры 22 и 23 обеспечивают со ответственно прием адреса и кода микрокоманды и индикацию их на индикаторе 37. Режимы самоконтроля облегчают проверку и ремонт устройства.

Фо.рмула изобретения

Устройство для контроля блоков памяти, содержащее блок управления, арифметический блок, первый и второй компараторы, регистры с первого по шестой, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены накопители с первого по третий, мультиплексоры с первого по седьмой, регистры с седьмого по четырнадцатый, счетчик, дешифратор, формирователь сигналов, блок контроля по четности, переключа" тели и индикаторы с первого по третий, причем, выходы седьмого регистра соединены с первыми входами мультиплексоров, третьего индикатора, блока управления и формирователя сигна лов, одними из входов первого накопителя, восьмого регистра, арифметического блока, входами блока контроля по четности и дешифратора, вторыми входами первого мультиплексора, управляющие входы счетчика, девятого регистра и регистра с первого по седьмой, дешифратора, первого накопителя, арифметического блока и вто" рые входы четвертого мультиплексора подключены к соответствующим выходам блока управления, выходы третьего регистра соединены соответственно с одними из входов второго компаратора, с вторыми входами второго, шестого и седьмого мультиплексоров, третьими входами первого и четвертого мультиплексоров и входами третьего накопителя, выход которого подключен к четвертому входу первого мультиплексора, выход которого соеди.нен с третьим входом второго мультиплексора и другим входом первого накопителя, выход которого соединен с вторым .входом формирователя сигналов, выход которого подключен к второму входу пятого мультиплексора, выходы первого переключателя соединены соответственно с первыми входами регистров с десятого по четырнадцатый и счетчика, выход которого подключен к четвертому входу четвертого мультиплексора, выходы которого соединены с входами второго накопителя, и шестого регистра, выходы которых подключены соответственно к входам седьмого регистра и к второму входу третьего индикатора, третий вход которого и второй вход блока управления соединены с выходом восьмого регистра, другие входы которого подключены к выходам дешифратора, выходы второго переключателя соединены с вторыми входами счетчика, регистров с десятого по четырнадцатый и третьим входом блока управления, четвертый и пятый входы которого подключены

1 соответственно к выходу блока конт1247951 роля по четности и к выходам первого компаратора, одни из входов которого соединены соответственно с выходами десятого регистра, с выходами второго регистра и одним из входов второго индикатора, выходы девятого регистра соединены с вторыми входами третьего мультиплексора, пятый вход четвертого мультиплексора подключен к выходу седьмого мультиплексора, третий вход которого соединен с выходом второго компаратора, другие входы которого подключены к выходам одиннадцатого регистра и третьему входу третьего мультиплексора, входы счетвертого по шестой которого соединены соответственно с выходами регистров с двенадцатого по четырнадцатый, выходы второго и третьего мультиплексоров подключены к другим входам арифметического блока, выходы которого соединены соответственно с четвер \ тым входом седьмого мультиплексора и с входами третьего регистра и третьими входами пятого и шестого мультиплексоров, выходы которых под5 ключены соответственно к входам первого и четвертого. регистров, выходы которых соединены соответственно с входами второго регистра, четвертым и пятым входами второго мультиплексора и входами пятого регистра, выходы которого подключены к входам первого индикатора, входы девятого регистра, другие входы первого компаратора и второго индикатора являются информационными входами устройства, информационными выходами которого являются выходы второго регистра, адресными выходами устройства являются выходы четвертого регистра,.а управго ляющими входом и выходом. — четвертый вход и выход блока управления.

Составитель Т, Зайцева

Техред О.Гортвай Корректор М. Демчик

Редактор M. Петрова

Заказ 4132/53 Тираж 543 Подписное

БНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб,, д.4/5

Производственно-полиграфическое предприятие г. Ужг э о, П

ropo Jj, ул . роек тная, 4