Устройство для контроля блоков памяти

 

Изобретение относится к вычислительной технике и позволяет осуществлять оперативный контроль блоков памяти, в частности, выполненных в виде микросхем с большим объемом памяти. Целью изобретения является упрощение устройства. Устройство содержит генератор 1 сигналов, формирователь 2 сигналов, триггер 4, сумматор 5 по модулю два, счетчики 7 и 8, вьшолняющие соответственно функции счетчика адреса и счетчика кадров контроля, блок 9 сравнения, формирователь 10 сигналов. Формирователь 2 формирует сигналы разрешения записи и чтения на входе 14 конт ролируемого блока 6 памяти. Триггер 4 управляет записью и считыванием информации в блоке 6. Устройство обеспечивает полньй контроль блока 6 микросхемы памяти методом бегущей единицы путем многократной записи, считьгаания и сравнения записанной и считанной информации в каждом элементе памяти блока 6. Сравнение в блоке 9 управляется сигналом стробирования на выходе формирователя 10. Последовательность контроля обеспечивается сумматором 5. 2 ил.,2 табл. SS СО С

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51)4 G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 3833773/24-24 (22) 02.01.85 (46) 15.08.86. Бюл. Р 30 (72) M.М. Букин (53) 684,327(088.8) (56) Авторское свидетельство СССР

Р 955210, кл. 0 11 С 29/00, 1982.

Патент Японии У 56-4999, . кл. G 11 С 29/00, опублик. 1981. (54} УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ

ПАМЯТИ (57) Изобретение относится к вычислительной технике и позволяет осуществлять оперативный контроль блоков памятй, в частности, выполненных в виде микросхем с большим объемом памяти. Целью изобретения является упрощение устройства. Устройство содержит генератор 1 сигналов, формирователь 2 сигналов, триггер 4, „„SU„„.1251187 А 1

jl сумматор 5 по модулю два, счетчики

7 и 8, выполняющие соответственно функции счетчика адреса и счетчика

J кадров контроля, блок 9 сравнения, формирователь 10 сигналов. Формиро" ватель 2 формирует сигналы разрешения записи и чтения на входе 14 конт. ролируемого блока 6 памяти. Триггер

4 управляет записью и считыванием информации в блоке 6. Устройство обеспечивает полный контроль блока

6 микросхемы памяти методом "бегущей единицы" путем многократной записи, считывания и сравнения записанной и считанной информаций в каж, дом элементе памяти блока 6. Сравнение в блоке 9 управляется сигналом стробирования на выходе формирователя

10. Последовательность контроля обеспечивается сумматором 5. 2 ил., 2 табл.

125!187

Изобретение относится к вычислительной технике и может быть испольТаблица t эовано для оперативного контроля блоков памяти, в частности, выполненных в виде микросхем с большим 5 объемом памяти.

Цель изобретения — упрощение устройства °

На фиг. 1 изображена функциональная схема предлагаемого устройства; на фиг. 2 — временные диаграммы, поясняющие его работу.

Устройство содержит (фиг. !) генератор I сигналов, первый формирователь 2 сигналов, элемент И 3, триггер 4 и сумматор 5 па модулю два. На фиг. 1 показан контролируемый блок

6 памяти. Устройство содержит также первый 7 и второй 8 счетчики, блок 9 сравнения, второй формирователь 10 сигналов и блок 11 индикации, состоящий из индикатора 12 и триггера 13.

На фиг. 1 обозначены управляющие выходы 14 и 15, предназначенные для подачи сигналов разрешения и сигналов записи или считывания соответственно, и информационный выход 16 устройства, а также вход 17 и выход 18 переноса сумматора 5, вход 19 пуска З0 и выход 20 генератора

На фиг. 2 изображен импульс "Пуск" на входе 19, импульсы 20 на выходе генератора 1, импульсы 21 записи и чтенья на выходе 15, импульсы 22 35 адреса, а также импульсы 23 и 24 на выходах формирователей 2 и 10 соответственно.

Устройства работает следующим об- 40 разом.

В исходном состоянии (пасле сигнала "Сброс" ) счетчики 7 и 8 абнулены, триггер 4 находится в состоянии Запись", триггер 13 в состоя- 45 и нии, соответствующем показанию Годен" индикатора 12. Па сигналу

"Пуск" генератор 1 выдает первый им1I н пульс и происходит запись 1 по нулевому адресу в контролируемый 50 блок 6. Информация, записываемая в блок 6, поступает из сумматора 5 и определяется состоянием счетчиков

7 и 8, выполняющих функции счетчика адреса и счетчика кадров соатветст- 55 венно, Устройства обеспечивает полный контроль блока 6 в соответствии с алгоритмом табл. l.

1 адр

Адрес

0 I 2 3 4 ... 2 2

0 1 I 1 1 1 ... 1 1

1 О 1 l 1

2 О О 1 1 1

2 О О О О 0 ... О О

Па заднему фронту первого импульса генератора 1 опрокидывается триг. гер 4, при этом считывается записанная информация. При записи и считывании сигнал на вход 14 блока 6 подается через формирователь 2, что устраняет влияние переходных процессов.

Затем сравниваются записываемая и считанная информации. На выходе 18 сумматора 5 — одна и та же информация при записи и считывании по одному и таму же адресу. Информация на выходе блока 9 в режиме считывания идентична считанной из блока 6, если он исправен. Так как информация на выходе блока 6 сдвинута относительно информации на ега входе 16, сравнение производится па стробирующему импульсу с выхода формирователя 10, который появляется только в режиме считывания, что исключает появление ложного сигнала на выходе блока 9.

Таким образом в каждом кадре счетчика 8 происходят запись, считывание и выяснение правильности считываемой информации по всем 2 и адресам, где п — число разрядов адреса и счетчика 7.

Информация, записываемая в проверяемый блок 6, поступает из сумматора 5 с выхода !8 единиц переноса. ! .нфармация в соответствии с алгоритмам, приведенным в табл. 1, формируется благодаря последовательному соединению счетчиков 7 и 8 и подключению всех выходов счетчика 7 и соответствующих инверсных выходов 8 ня, соответствующие входы сумматора 5.

При поступлении на вход 17 сум матора 5 (перенос с предыдущего разряда) импульсов из генератора 1 на выходе 18 появляется информация в соответствии с алгоритмом, приведенным в табл. 2.

1251!87

Таблица 2

Числа, занесенные в счетчики

Счетчик 7

Ха> Хк

Ха < Хк Ха=Хк

Счетчик 8

Хк

Хк

Хк

Выход 18

Примечание: Ха-некотороечисло, имеющееся в данный момент в счетчике 7 (т.е. адрес);

Хк — число кадров в счетчике 8. рмации сумматором 5 !5 9 выдает импульс, опрокидывающий итму эквивалента опи- триггер 13, что приводит к зажиганию вательности записи. сигнала индикации "Брак". Если блок

Пусть число кадров б исправен, триггер 13 остается в поавно ложении "Годен".

1 1 0 1 По окончании контроля импульс

0 0 1 0 переполнения счетчика 8 останавлиР ч ес авно вает генератор l..единица переноса

Число в суммато- 40 ре 0 0 0 0 0 1

На выходе 18 0

Таким образом, в случае Ха с Хк на выходе 18 сумматора 5 в соответст-45 вии с алгоритмом табл. 2 появляется

"0", который записывается в блок 6.

Нулевой кадр заканчивается в момент появления на выходе счетчика 7 импульса переполнения. 50

С началом заполнения счетчика 8

tl проходят первый и последующие 2 кадров проверки блока 6 в соответствии с алгоритмом табл. 1, т.е. всего ь| производится 2 " элементарных актов 55 записи-чтения.

В случае, если считанная информация не совпадает с записанной, блок

Выдача инфо по этому алгор санной последо

Пример в счетчике 8 р

Хк„ l 0 а число в счет ике 7 (адр ) р

Ха 1 0 l 1 Ос 0 (старший разряд чисел справа).

Очевидно, что Ха < Хк. Поразрядное суммирование Ха, Хк и Ро, где Po — единица переноса из предыдущего разряда, дает следующее:

Ха,! 0 1 1 0 0

Хк„„О 1 0 О 1 0

Ро 1

Результат:

0 1 1 1 1 0

Промежуточная

Формула изобретения

Устройство для контроля блоков памяти, содержащее генератор сигналов, триггер, первый формирователь сигналов, блок сравнения, блок индиЗО кации, элемент И, первый и второй счетчики, причем одни из выходов первого счетчика являются адресными выходами устройства, входом запуска которого является вход пуска генератора сигналов, о т л и ч а ю щ ее с я тем, что, с целью упрощения устройства, в него введены сумматор по модулю два и второй формирователь сигналов, вход которого подключен к выходу элемента И, а выход — к входу стробирования блока сравнения, причем входы сумматора по модулю два соединены соответственно с одними из выходов первого счетчика и с инверсными разрядными выходами второго счетчика, вход которого подключен к другому выходу первого счетчика, выход последнего разряда второго счетчика соединен с входом останова генератора сигналов, выход которого подключен к входу первого формирователя сигналов, первому входу элемента И, счетному входу триггера и входу переноса сумматора по модулю два, выход переноса которого соединен с одним из входом блока сравнения, выход которого подключен к входу блока индикации, выход триггера подключен

1251187

Составитель Т. Зайцева

Редактор А. Огар Техред И.Гайдош Корректор Е. Рошко

Заказ 4419/51 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1!3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4 к счетному входу первого счетчика и второму входу элемента И, выход переноса сумматора по модулю два и другой вход блока сравнения являются соответственно информационными выходом и входом устройства, управляющими выходами которого яв ляются выходы первого форми .— рователя сингалов и триг гера,