Комбинационный двоичный сумматор-вычитатель

 

Изобретение относится к автоматике и вычислительной технике. Цель изобретения - упрощение сумматоравычитателя . Цель достигается тем, что сумматор-вычитатель содержит четыре входа, два выхода, элемент И и шесть элементов НЕРАВНОЗНАЧНОСТЬ. В сумматоре-вычитателе достигается компромисс между однородностью элементного состава и сложностью - все элементы (кроме одного) однотипны, а их общее количество равно семи.1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (58 4 G 06 F 7 0

ОПИСАНИЕ ИЗОБРЕТЕНИЯ;:;

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ !

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ H ОТНРЫТИi1 (21) 3897574/24-24 (22) 16,05.85 (46) 15.10.86. Вюл. 9 38 (72) А.А. Шалыто (53) 681.325.5 (088.8) (56) Мищенко В.А., Козкиинский В.Д., Семашко А.Н. Многофункциональные автоматы и элементная база цифровых ЭВМ. М.: Радио и связь, f981, с. 50, рис. 3.4.

Мищенко А.Н., Козюминский В.Д., Семашко А.Н. Многофункциональные автоматы и элементная база цифровых

ЭВМ,. М.: Радио и связь, 1981, с. 45, рис. 3.1.

„„SU„„12643 66 А 1 (54) КОМБИНАЦИОННЫЙ ДВОИЧНЫЙ СУММАТ0Р-ВЫЧИТАТЕЛЬ (57) Изобретение относится к автоматике и вычислительной технике. Цель изобретения — упрощение сумматоравычитателя. Цель достигается тем, что сумматор-вычитатель содержит четыре входа, два выхода, элемент И и шесть элементов НЕРАВНОЗНАЧНОСТЬ. В сумматоре-вычитателе достигается компромисс между однородностью элементного состава и слошностью — все элементы (кроме одного) однотипны, а их общее количество равно семи,1 ил.

12-64166

Изобретение относится к автоматике и вычислительной технике и может быть использовано в арифметических устройствах программируемых контроллеров и ЦВМ.

Цель изобретения — упрощение сумматора-вычитателя.

На чертеже представлена функциональная схема сумматора- вычитателя.

Сумматор-вычитатель содержит вход

1 второго слагаемого, вход 2 первого слагаемого, вход 3 переноса (заема), управляющий вход 4, первый, второй, третий, четвертый, пятый, шестой элементы НЕРАВНОЗНАЧНОСТЬ 5-10, элемент И 11, выход 12 результата, выход 13 переноса.

Структура устройства описывается следующей системой формул

f =(х +х +х )+(x 2+х +х }+х2

f =(х +х +х ) (х +х +X )+(х2+хз) s

3 2 3 2 3 которая эквивалентна системе формул вида

f, =х,+х +х,„ . =(x x )(x х.)" х x (x x.).

При этом используется следующая интерпретация переменных: х, — второе слагаемое нли вычитаемое; х первор слагаемое или уменьшаемое; х — перенос или заем из предыдущего

1 з азряда, л — управлякиций сигнал, f — сумма или разность, f, — перенос или последующий заем.

Устройство функционирует следующим образом.

При подаче на третий вход константы О (х =О) устройство реализует одноразрядный сумматор для прямых входов

f2=X+X +Х

12 t 2

f -(х +х ) (х +x }+х

=(x võ )х х„х„

Таким образом, одноразрядный сумматор может быть реализован на четырех элементах НЕРАВНОЗНАЧНОСТЬ и одном элементе И.

При подаче на третий вход константы 1 (Х,1) устройство реализует одноразрядный вычитатель для прямых кодов

1 2 =Х +Х2+Х

Е„=(х„+х ) (ха+к,,)+х2= ((х +х )v(x +x ))+х

=(х,Vx )x х, х

Одноразрядный вычитатель может быть реализован на четырех элементах НЕРАВНОЗНАЧНОСТЬ и одном элементе ИЛИ.

В предлагаемом сумматоре-вычитателе достигается компромисс между однородностью элементного состава и сложностью — все элементы (кроме одного) однотипны, а их общее количество равно семи, 5

Формула из обретения

РАВНОЗНАЧНОСТЬ и выходом первого элемента НЕРАВНОЗНАЧНОСТЬ, второй вход третьего элемента НЕРАВНОЗНАЧ,НОСТЬ соединен с входом соответствующего разряда второго операнда сумматора-вычитателя, а выход — с первыми входами элемента И и пятого элемента НЕРАВНОЗНАЧНОСТЬ, второй вход которого соединен с выходом второго элемента НЕРАВНОЗНАЧНОСТЬ и вторым входом элемента И, выход fcoторого соединен с вторым входом четвертого элемента НЕРАВНОЗНАЧНОСТЬ, выход которого соединен с выходом переноса сумматора-вычитателя,первый и второй входы шестого элемента

НЕРАВНОЗНАЧНОСТЬ соединены соответственно с выходом пятого элемента НЕРАВНОЗНАЧНОСТЬ и первым входом первого элемента НЕРАВНОЗНАЧНОСТЬ, выход шестого элемента НЕРАВНОЗНАЧНОСТЬ соединен с выходом результата сумматора-вычитателя.

Комбинационный двоичный сумматор-вычитатель, содержащий в каждом разряде элемент И и первый элемент НЕРАВНОЗНАЧНОСТЬ, первый вход которого соединен с входом соответствующего разряда первого операнда сумматора-вычитателя, а второй вход соединен с управляющим входом сумматора-вычитателя, о т л и ч а ю щ ийс я тем, что, с целью упрощения сумматора-вычитателя, в каждый разряд сумматора-вычитателя введены второй, третий, четвертый, пятый и шестой элементы НЕРАВНОЗНАЧНОСТЬ, первый вход второго элемента НЕРАВНОЗНАЧНОСТЬ соединен с входом переноса (заема) сумматора-вычитателя, а второй вход — с первыми входами третьего и четвертого элементов НЕ1264166

Составитель М. Есенина

Техред N.Õîäàíè÷ Корректор M. Hoao

Редактор И. Касарда

Заказ 5562/48

Тираа 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035,Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная,4

Комбинационный двоичный сумматор-вычитатель Комбинационный двоичный сумматор-вычитатель Комбинационный двоичный сумматор-вычитатель 

 

Похожие патенты:

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и устройствах цифровой автоматики

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к цифровой вычислительной техншсе и может быть использовано в процессорах ЭВМ

Изобретение относится к вычислительной технике и автоматике и может быть использовано, например, в устройствах дистанционного управления при вычитании многоразрядных десятичных чисел в коде 8-4-2-1

Изобретение относится к области вычислительной техники

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ и цифровых устройствах автоматики

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах цифровых систем

Изобретение относится к вычислительной , технике и может быть использовано в операционных схемах процессоров

Изобретение относится к области вычислительной и предназначено для построения арифметикр-логических устройств

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх