Одноразрядный сумматор

Авторы патента:

G06F7/50 - для сложения; для вычитания (G06F 7/49,G06F 7/544- G06F 7/556 имеют преимущество)

Изобретение относится к области вычислительной техники, в частности. для построения суммирующих, множительных , делительных устройств. Целью изобретения является сокращение количества оборудования. Одноразрядный сумматор содержит восемь элементов И, два элемента ИЛИ и элемент НЕ и работает согласно следующим логическим формулам: S abcvapvbpy ivcpyvay; Р abvacvbc, гдё S - значение суммы; Р - значение переноса; а,Ь,с - значения первого, второго и третьего операндов, у - значение сигнала управления режимом работы, 1 ил., 1 табл. ч

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (13I

А1 (59 4 С 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3854047/24-24 (22) 07.02.85 (46) 23.10.86. Бюл. Р 39 (72) Ю.Г. Бондаренко (53) 681.325.5(088.8) (56) Deegan I. Concise Cellular

Array for Multiplication and Division.-Electronics Letters, 18 th

November, 1971, v. 7, N - 23, р. 702, fig. 1а.

Там же, фиг. 1в. (54) ОДНОРАЗРЯДНЫЙ СУММАТОР (57) Изобретение относится к области вычислительной техники, в частности, для построения суммирующих, множительных, делительных устройств. Целью изобретения является сокращение количества оборудования. Одноразрядный сумматор содержит восемь элементов И, два элемента ИЛИ и элемент

НЕ и работает согласно следующим логическим формулам: S = abcvapvbpy

1vcpyvay; P = abvacvbc, где S вЂ” значение суммы; Р вЂ” значение переноса; а,Ъ,с вЂ” значения первого, второго и третьего операндов, у вЂ” значение сигнала управления режимом работы.

1 ил., 1 табл. х

1 1

Изобретение относится к вычислительной технике, в частности, для построения суммирующих, множительных, делительных устройств.

Целью изобретения является сокращение количества оборудования.

На чертеже изображена функциональная схема одноразрядного сумматора.

Одноразрядный сумматор содержит элементы И 1-8, ИЛИ 9 и 10 и HE 11.

Одноразрядный сумматор работает согласно следующей реализуемой логической формуле:

Р = abvacvbc и согласно приведенной таблице истинности одноразрядного сумматора.

Формула и э обретения

Одноразрядный сумматор, содержащий элементы И, ИЛИ, HE причем

1 выходы первого, второго и третьего элементов И соединены с входами первого элемента ИЛИ, выход которого является выходом переноса сумматора, выходы четвертого, пятого, шестого, седьмого и восьмого элеменО 0 О О О 1 1 О

1 О О 1 1 О

О О О 1 1 О

1 О 1 О 1 О

С О 0 1 1 1

1 О 1 О 1 1

О О

G 1

0 1

1 О

1 .О

1 1„. О О 1 О 1 1

1 О 1 О 1 1

О 1 О 1 0 О

1 1 О 1 О 1

О 1 О 1 О 1

1 1

О, О

О О

S = аЬс ч ap v bpy v cpy v ay;

265761 2 тов И соединены с входами второго ,элемента ИЛИ, выход которого соединен с выходом суммы сумматора, входы первого и второго операндов сумматора соединены с входами первого элемента И, входы первого и третьего операндов сумматора соединены с входами второго элемента И, входы второго и третьего операндов

10 сумматора соединены с входами третьего элемента И, входы четвертого элемента И соединены с входами первого, второго и третьего операндов сумматора, первые входы пятого, шес15 того и седьмого элементов И соединены с входами соответственно первого, второго и третьего операндов сумматора, первый вход восьмого элемента

И соединен с входом первого операн20 да сумматора, вторые входы шестого и седьмого элементов И соединены с входом прямого значения сигнала управления режимом работы сумматора, второй вход восьмого элемента И со25 единен с входом инверсного значения сигнала управления режимом работы сумматора, отличающийся тем, что, с целью сокращения количества оборудования, выход первого

З0 элемента ИЛИ через элемент HE соединен с вторым входом пятого и третьими входами шестого и седьмого элементов И.

1265761

Продолжение таблиць

2 4 5 6 7 8

0 1 1 1 1 0 0 0

1 C 0 1 0 1 0 1

1 0 1 1 1 0 0 0

1 0 1 1 0 0 0

1 1 1 1 1 0 0 1

Составитель В. Березкин

Техред В.Кадар Корректор Т. Колб

Редактор И. Николайчук

Заказ 5665/46

Тирах 671

ВНИИЕИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5.Лодписное

Производственно-полиграфическое предприятие, г. ужгород, ул. Проектная, 4.

Похожие патенты:

Устройство для сложения // 1265760

Изобретение относится к вычислительной технике и представляет собой устойчивое к отказам устройство на нейроподобных элементах

Комбинационный двоичный сумматор-вычитатель // 1264166

Изобретение относится к автоматике и вычислительной технике

Накапливающий сумматор // 1264165

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и устройствах цифровой автоматики

Устройство для суммирования двоичных чисел // 1264164

Изобретение относится к области автоматики и вычислительной техники

Накапливающий сумматор // 1262479

Изобретение относится к цифровой вычислительной техншсе и может быть использовано в процессорах ЭВМ

Устройство для вычитания десятичных чисел // 1262478

Изобретение относится к вычислительной технике и автоматике и может быть использовано, например, в устройствах дистанционного управления при вычитании многоразрядных десятичных чисел в коде 8-4-2-1

Устройство для суммирования последовательных кодов // 1254472

Сумматор-вычитатель // 1251070

Изобретение относится к области вычислительной техники

Накапливающий сумматор // 1251069

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ и цифровых устройствах автоматики

Контролируемый накапливающий сумматор // 1249519

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах цифровых систем

Способ сложения-вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2109325

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Сумматор кодов "1 из n" // 2129730

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Нейропроцессор, устройство для вычисления функций насыщения, вычислительное устройство и сумматор // 2131145

Вычислительное устройство // 2132083

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Способ полного сложения - вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2132566

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Способ суммирования чисел // 2145113

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Схема ускоренного переноса (варианты) // 2149443

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Одноразрядный сумматор на моп транзисторах // 2152641

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Схема ускоренного переноса (варианты) // 2155371

Реконфигурируемый асинхронный сумматор-умножитель // 2159464

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда