Микропрограммное устройство формирования тестовой последовательности

 

Изобретение относится к вьтислительной технике. Целью изобретения является повьппение коэффициента использования оборудования. Изобретение содержит блок памяти, регистры адреса, состояния, частоты, возврата , выходной, маски, блок управления, счетчик, компаратор, мультиплексор, блоки ключей, группу элементов И. Устройство осуществляет автоматическое формирование тестовых последовательностей для различных типов про9 веряемых блоков. 1 з.п. ф-лы, 25 ил. (Л

СОЮЗ СОаЕТСКИХ

СО1.1ИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

° 80 ) 2Я42 (5D 4 G 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3756334/24-24 (22) 25.06.84 (46) 30.10.86.Бюл. М 40 (72) Е.И.Карпухин, А.Н.Бучнев, Л.Н.Абросимов, Н.П.Васильев, В.P.Горовой, Ю.П.Крылатых и А.Н.Матазов (53) 681.3 (088.8) (56) Патент Японии М 54-39702, кл. С 06 F11/00,,1979.

Авторское свидетельство СССР

В 1045230, кл. G 06 F 11/26, 1983. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО ФОРМИРОВАНИЯ ТЕСТОВОЙ ПОСЛЕДОВАТЕЛЬНОСТИ (57) Изобретение относится к вычислительной технике. Целью изобретения является повышение коэффициента использования оборудования. Изобретение содержит блок памяти, регистры адреса, состояния, частоты, возврата, выходной, маски, блок управления, счетчик, компаратор, мультиплексор, блоки ключей, группу элементов И, Устройство осуществляет автоматическое формирование тестовых последовательностей для различных типов проверяемых блоков. 1 з.п. A-лы, 25 ил.

1 267425

Изобретение относится к вычислительной технике, а именно к устройствам автоматического синтеза тестов для контроля работоспособности и диагностики неисправностей сложных цифровых объектов.

Целью изобретения является повышение коэффициента использования оборудования.

На фиг ° 1 изображена Аункциональная схема предлагаемого устройства; на фиг. 2 — функциональная схема блока управления; на фиг. 3 †. схема . генератора; на фиг. 4 — схема узла синхронизации; на фиг. 5 — схема формирователя импульсов; на Аиг. 6 схема коммутатора условий запуска, на фиг ° 7 — схема коммутатора адреса; на фиг. 8 — схема первого дешифратора; на фиг, 9 — схема коммутатора управляющих сигналов; на фиг.10схема второго дешиАратора; на фиг.11схема узла задержки; на фиг, 12 схема коммутатора; на Аиг. 13 — схема переключателя; на фиг. 14 — схема второго и третьего блоков ключей; на фиг, 15, 16 — схемы блоков предварительной установки начальных условий; на Аиг. 17 — формат регистра адреса, регистра частоты и регистра состояния; на Аиг. 18 — Аормат блока памяти; на Аиг. 19 Аорматов О,! 2; на Аиг. 20 — кодировка слов блока памяти в форматах 0„1,2; .на фиг. 21 — расшиАровка слов памяти по микрооперациям в форматах О, 1,2; на Аиг. 22 — временная диаграмма работы регистра адреса," на фиг. 23 — временная диаграмма работы дешифратора; на фиг. 24 - временная диаграмма режима генерирования тестовой последовательности; на

Аиг. 25 — временная диаграмма режима предварительной подготовки (загрузки).

Предложенное устройство (фиг.1) содержит блок 1 памяти, регистр 2 адреса, регистр 3 состояния, регистр

4 частоты, регистр 5 возврата, регистр 6 выходной, регистр 7 маски, счетчик 8 циАровой компаратор 9, мультиплексор 10, первый блбк 11 ключей, группу И 12, второй блок 13 ключей„ третий блок 14 ключей, блок

15 управления, блок 16 предварительной установки, выходную информационную шину 17 входную управляющую шину 18, входную информационную шину

19, выходную управляющую шину 20.

Блок управления (Аиг.2) содержит генератор 21, формирователь 22 импульсов, узел 23 синхронизации, ком-мутатор 24 условий запуска, первый дешифратор 25, коммутатор 26 управляющих сигналов, коммутатор 27 адреса, переключатель 28 режима, узел

29 задержки, коммутатор 30, второй дешифратор 31, выходы 32-43 блока управления., Генератор 21 (фиг,З) содержит блок 59, включающий инверторы 44-45, резисторы 50 и

51, конденсатор 52, кварцевый резонатор 53. Кроме того генератор содержит инверторы 46-49.D-триггеры 54 и 55, элемент И-НЕ 56, выходы 57,58 генератора, Узел синхронизации (фиг.4) содержит двоичный счетчик 60, два мультиплексора "Один из N" 61,62 и инвертор 63.

Формирователь импульсов (фиг,5) содержит элемент И 64, триггеры 65 и 66.

Коммутатор условий запуска (фиг. 6) содержит инверторы 67 и 68, элементы

И-НЕ 69-71, И 72, два D-триггера 73 и 74, элементы И 75,76.

Коммутатор адреса (фиг.7) содержит элементы И-HE 77-79, элементы

И 80,81, инверторы 83 и 84.

Первый дешифратор (фиг.8) содержит элемент И-НЕ 85-91, и 92-95, ИЛИ-НЕ 96, инверторы 97-100, дешифратор 101, выходы 102-109 первого дешиАратора.

Коммутатор управляющих сигналов (Аиг.9) содержит элементы И-НЕ

110-118, инверторы 119 и 120, элементы И 121-123, выходы 124-129 коммутатора управляющих сигналов.

Второй дешифратор (фиг.10) состо— ит из D-триггеров 130-135, элементов

И-НЕ 136-140, инвертора 141, элемента 142 задержки.

Узел задержки (фиг.11) содержит

D-триггер 143, элементы -HE 144-146, элемент И 147, инвертор 148.

Коммутатор (фиг,12) содержит элементы И-НЕ 149, И 150.

Переключатель (фиг.13) содержит два Р-триггера 151,,152 и элементы

И-НЕ 153, 154.

Второй и третий блоки -ключей (фиг.14) содержат два блока двунаправленных усилителей 155,156.

55

3 12

Блок предварительной установки начальных условий (фиг,15,16) содержит ряд информационных тумблеров

157-161, ряд ключей 162-166, элемент

И-НЕ 167, ряд светодиодов 168-172, ряд сопротивлений 173-177, ряд тумблеров управления 178-184, кнопку управления 185, выходы 186,187 блока предварительной установки начальных условий.

Устройство работает следующим образом.

Микропрограммное устройство формирования тестовой последовательности (фиг.1) имеет два основных режима работы; предварительная загрузка в регистры и память исходной информации (фиг. 25), генерирование тестовой последовательности (фиг.24).

В режиме предварительной загрузки в регистры и память исходной информации, устройство может находиться в состоянии Останов", а в режиме генерирования тестовой последовательности сначала в состоянии Предзапуск", затем 1Пуск" ° Состояние Предзапуск" может отсутствовать.

При наличии на линии 35 Режим работы" (фиг.16) сигнала "0" устройство находится в состоянии "Останов".

В этом состоянии обеспечиваются режимы записи и чтения, временные диаграммы которых приведены на фиг,25, Запись информации в регистр 2 адреса, регистр 3 состояния и регистр 4 частоты (фиг.1) осуществляется согласно алгоритму, приведенному на фиг.25. Информация задается значениями сигналов на выходах блока 16 предварительной установки (фиг.15), которая поступает на группу входов-выходов второго блока 13 ключей. Сигнал "О" тумблером ЗПРС,РЧ,РА в бло,ке 16 предварительной установки (фиг. 16) подается в блок 15 управления, где в результате формируются стробы записи в регистры 2-4 адреса, состояния и частоты соответственно (фиг. 1).

Блок 1 памяти представляет собой накопитель емкостью, например, 1024 х х 34 разрядных слов, причем запись иэ блока 16 предварительной установки осуществляется поблочно по шестнадцать разрядов ПАМО, ПАМ1,ПАМ2 (фиг.18). Идентификация блока памяти осуществляется подачей на одну из управляющих линий ЗППО, ЗПП1, ЗПП2 (фиг. 16) сигнала "О". При изменении

67425 4 состояния регистра 2 адреса информация адресуется к другой ячейке блока 1 памяти. Запись в младший разряд регистра 3 состояния значения "0" или "1" (фиг.17) определяет условие запуска устройства. Переход устройства из состояния Останов| в состояние "Пуск осуществляется двумя способами, в зависимости от значения младшего разряда регистра 3 состояния (фиг.17) . При значении "1" разрешен переход устройства в состояние Пуск" по сигналу на линии

35 работы (фиг.1), при значении "О" по внешнему сигналу на линии 18 (фиг. 1). Устройство имеет третье состояние Предзапуск", которое определяется, как промежуточное состояние между "Остановом" и 11Пуском 1. В этом состоянии устройство будет находиться после того, как на линии 35

"Режим работы" произошло переключение сигнала иэ значения "0" в значение "1" (в регистре 3 состояния раэ25 ряд определяющий условие запуска имеет значение 0"), а внешний запускающий сигнал по линии 18 с объекта диагностирования еще не появился.

Переход устройства в состояние

"Пуск" означает переход в режим генерирования тестовой последовательности (выполнение тестовой диагностической программы, записанной в блоке 1 памяти). Он осуществляется в двух ре- . жимах — автоматическом и пошаговом.

В автоматическом режиме выполнение команд производится без вмешательства оператора по программе, которая предварительно заложена в блок

1 памяти.

В пошаговом режиме необходима постоянная инициация со стороны оператора на выполнение каждой команды.Инициация выполнения очередной команды устройства осуществляется процедурой чтения блока ПАМ2 (фиг ° 18).

Генерирование тестовой последовательности в режиме "Шаг" или "Автомата" определяется разрядом 34 блока . памяти ПАМ2 (фиг.18).

В режиме генерирования тестовой последовательности из блока 1 памяти выбирается слово, адрес которого соответствует значению регистра 2 адре са (фиг.l). Три старшие разряда этого слова определяют формат команды.

Устройство имеет три формата команд (фиг.19).

5 12674

В формате О предусмотрены следующие команды устройства: запись поля данных (фиг.20) в выходной регистр

6; запись поля данкых (фиг.20) в регистр 7 маски; ожидание событий, в

5. котором блок 15 управления (фиг.2) вырабатывает сигналы, которые фиксируют память 1 на выбранном слсве,запускают счетчик 8, на четвертый вход которого подаются синхросигналы с блока 15 управления (фиг.l), а на пятый сигнал разрешения счета уровня "1" с этого же блока. Регистр

2 адреса находится в ожидании одного иэ двух событий: сравнения содержимого поля данных (разряды ПЛМ

<3!...00>) со значениями сигналов на входных каналах !9 устройство (фиг.20) с учетом маскирования разрядов B регистре 7 маски в сооТВВТсТ вии с выражением

F:= + (К, <3!... 00 >1РМ<31... 00>OR) где К вЂ” к-й входной канал устройства;

К вЂ” поле данньгл, разряды

ПЛМ(31е «00)1

25 переполнение счетчика 8, запуск которого осуществляется микрооперацией

"Ожидание событий".

При первом событии значение регистра 2 адреса (РЛ) увеличивается на два (РА : = РА + 2), при втором событии значение РЛ увеличивается на единицу (РА : = РА + !).

После отслеживания одного иэ двух указанных событий, реализуемых при

35 формате 0 (микрооперация ожидания),. устрокство переходит к разбору следующей команды, выбранной из блока 1. памяти. По команде 1 Запись поля данных в выходной регистр производится запись выбранного слова

ПАМ<31...00> в регистр 6 выходной, а в регистр 2 адреса добавляетс.я единица (РА : = РА + 1), и из блока

1 памяти выбирается следующее сло45 во. По команде Запись поля данных в регистр маски (ЗПРМ) производится запись слова ПАМ 31...00 в регистр 7 маски, а в РА добавляется единица и выбирается следующее сло50 во иэ блока 1 памяти.

В формате 1 (фиг.21) выполняются следующие команды: запись поля данных в регистр 2 адреса, запись поля данных в регистр 5 возврата, После

55 выполнения любой из команд значение регистра PA 2 увеличивается на единицу (PA : = РА + 1), из блока 1 памя. ти выбирается следующее слово.

В формате 2 (фиг.21) выполняются следующие команды: выдача радиального запроса 38 останова (фиг.2) на объект диагностирования, передача значения регистра 5 возврата в регистр 2 адреса, запись поля данных в счетчик 8, выдача радиального запроса 38 остакова (фиг.2) и останов устройства. В этом формате 2 возможны комбинации иэ приведенных команд при условии: эалиси поля данных регистра частоты и поля данных счетчика не следует выполнять, когда код, заносимый в регистр частоты, совпадает (или ке имеет существенного зкачения для данного состояния регистра частоты) с кодом, заносимым в три младших разряда счетчика 8 (см.перекрытие полей 2 и 3 фиг, 20). Сигнал радиального запроса 38 устройства (фиг ° 2) вырабатывается при работе устройства в режиме генерирования последовательности и выполняет команды формата 2 в двух случаях: при вы-. полнении операции выдачи радиального запроса 38 останова объекта диагностирования и останова устройства, IIANl (30 > = О; при выполнении команды выдачи радиальнсго запроса 38 ос— танова объекта диагностирования

ПАМ 1 <26- = О. формулаизобретения

1. Микропрограммное устройство формирования тестовой последовательности, содержащее блок памяти, регистр адреса, выходы которого соединены с адресным входом блока памяти, выходной регистр, группу элементов

И, первые входы которых подключены к выходам об.ьекта диагностирования, блок предварительной установки, счетчик и блок управления, о т л и ч а ющ е е с я тем, что, с целью повышения коэффициента использования обору. дования, оно содержит регистр маски, регистр возврата, регистр частоты, регистр состояния, три блока ключей, цифровой компаратор,, мультиплексор, причем адресная группа выходов блока памяти соединена с первыми входами данных выходного регистра, регистра маски, -цифрового компаратора, мультиплексора, с информационными входами регистра адреса, с адресной группой выходов второго блока ключей и выходами регистра возврата, группа выходов признака кода частоты блока

7 12674 памяти соединена с вторыми входами данных выходного регистра, регистра маски, мультиплексора, цифрового компаратора, с первыми входами даннъ»х счетчика, регистра возврата,регистра частоты, с группой выходов признака частоты второго блока ключей, группа выходов признака кода возврата блока памяти соединена с третьими входами данных выходного регистра, регистра маски, цифрового компаратора, мультиплексора, с вторыми входами данных регистра возврата, счетчика, группа выходов признака кода счетчика соединена с четвертыми входами данных выходного регистра, регистра маски, цифрового компаратора, мультиплексора и третьими входами данных счетчика, группа выходов признака кода команд блока памяти соединена с пятыми входами данных выходного регистра, регистра маски, цифрового компаратора, мультиплексора, с входами признака кода команд блока управления, группа выходов признака формата команд блока памяти соединена с входами признака формата команд блока управления, с шестыми входами данных мультиплексора, адресная группа входов которого сое- ЗО динена с группой выходов управления мультиплексором блока управления, вторая группа управляющих выходов блока предварительной установки соединена с группой управляющих входов третьего блока ключей, группа информационных входов которого соединена с группой выходов мультиплексора, выход индикации состояния блока управ-ления соединен с входом индикации 4О состояния второго блока ключей, информационная группа выходов которого соединена с информационными входами регистра состояния, тактирующий вход которого сое45 динен с выходом признака записи в регистр состояния блока управления, группа выходов признака записи в регистр адреса которого соединена с тактирующими входами регистра адреса, группа выходов которого соедине50 на с группой адресных входов второго блока ключей, группа входов кода частоты которого соединена с одноименной группой входов блока управления и с группой выходов регистра частоты, тактирующий вход которого соединен с выходом признака записи в регистр частоты блока управле25 8 ния, установочная группа входов которого соединена с информационной группой входов блока памяти и с группой выходов третьего блока ключей, группа входов-выходов "Адрес-данные которого соединена с группой входоввыходов "Адрес-данные" второго блока ключей, с группой входов-выходов

"Адрес-данные блока предварительной

"установки, интерфейсная группа выходов которого соединена с интерфейсНо?» группой входов блока управления, вход признака переполнения которого соединен с выходом переполнения счетчика, тактирующий вход которого соединен с выходом признака записи в счетчик блока управления, выход признака записи в регистр маски блока управления соединен с тактирующим входом регистра маски, группа выходов которого соединена с вторыми входами элементов И группы, выходы кото- рых соединень» с шестой группой входов данных цифрового компаратора, выход признака сравнения которого соединен с входом признака сравнения блока управления, выход разрешения счета которого соединен с управляющим входом цифрового компаратора и с входом разрешения счета счетчика, выход признака выдачи информации блока управления соединен с входом разрешения выдачи информации первого блока ключей, информационные входы которого соединены с выходами выходного регистра, а выход — с выходами данных устройства, тактирующий вход выходного регистра соединен с выходом признака записи в выходной регистр блока управления, группа выходов признака записи в регистр возврата которого соединена с группой тактирующих входов регистра возврата, выходы регистра состояния соединены с информационной группой входов блока управления и с информационной группой входов второго блока ключей, группа выходов управления блоком памяти блока управления соединена с группой входов выборки кристалла и записи-чтения блока памяти, группа выходов сопровождения информации блока управления соединена с управляющими выходами устройства, а вход запуска блока управления соединен с управляющим входом устройства.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что, блок;

10 12674 управления содержит генератор, формирователь импульсов, коммутатор условий запуска, узел синхрониэации,первый дешифратор, коммутатор адреса, переключатель режима, узел задержки, коммутатор, второй дешифратор, коммутатор управляющих сигналов, причем первый вход первого дешифратора соединен с первым управляющим входом коммутатора адреса и с первым управляющим выходом второго,цешифратора, первый управляющий вход которого соединен с первым управляющим выходом первого дешифратора, второй информационный вход которого соединен с вто- 15 рым информационным выходом второго дешифратора, второй тактирующий вход которого соединен. с первым тактирующим выходом узла синхронизации,второй управляющий выход которого соеди- рО нен с третьим управляющим входом второго дешифратора, четвертый тактирующий вход которого соединен с первым тактирующим входом узла задержки и с третьим тактирующим выходом узла 25 синхронизации, первый вход которого соединен с первым выходом генератора, второй выход которого соединен с первым управляющим входом коммута— тора управляющих сигналов, второй ин- щ формационный вход которого соединен с первым информационным вьгходом переключателя режима, первый управляющий вход которого соединен с первым информационным выходом коммутатора управляющих сигналов, третий информационный вход которого соединен с вторым входом переключагеля режима и с первым выходом узла задержки, второй инАормационньФ вход которого соеди- @» нен с вторым инАормационным .выходом первого дешиАратора, третий информационный вьгход которого соединен с третьим входом узла задержки, четвертъп| информационный вход которого сое- 45 динен с первым инАормационным входом коммутатора условий запуска и с информационным выходом коммутатора,первый управляющий вход которого соединен с вторым управляющим вхоцом коммутатора условий запуска и с четвертым выходом первого дешифратора, пятый выход которого соединен с третьим инАормационным входом коммутатора адреса, второй управляющий вход которого соединен с вторым выхоцом узла задержки, пятый вход которого является входом признака переполнения

25 9 блока управления, третий выход узла задержки является выходом признака записи в счетчик блока управления, третий выход втсрого дешифратора соединен с вторым Ríôoðìàöèoííûì входом коммутатора и с четвертым ннАорма ционным входом коммутатора управляю— щих сигналов, пятый инАормационный вход которого соединен с четвертым инАормационным входом коммутатора адреса и с шестым выходом первого дешифратора, седьмой выход которого является выходом признака записи в регистр частоты блока управления, второй вход узла синхронизации является входом кода частоты блока управления, третий вход узла синхронизации соединен с первым выходом Аормирователя импульсов, второй выход которого соединен с третьим управляющим входом коммутатора условий запуска, четвертый управляющий вход которого соединен с шестым управляющим входом коммутатора управляющих сигналов, с первым входом формирователя импульсов и является интерфейсным входом блока управления, третий выход генератора соединен с четвертым входом узла синхронизации, четвертый выход генератора соединен с вторым входом формирователя импульсов, третий вход которого соединен с первым информационным выходом коммутатора условий запуска, второй и третий информационные выходы которого соединены с третьим и четвертым входами переключателя режима соответственно, второй выход которого соединен с пя— тым входом второго дешифратора, чет— вертый выход которого соединен с пятым инАормационным входом коммутатора адреса, первый и второй инАормационные выходы которого являются выходом признака записи в регистр адреса блока управления, восьмой и девятый выходы первого дешифратора являются выходами сопровождения информации устройства, десятый выход является выходом признака записи в регистр возврата, одиннадцатый выход является выходом признака записи в регистр маски, двенадцатый выход является выходом признака записи в выходной регистр, второй выход коммутатора управляющих сигналов является выходом управления блока памяти устройства, шестой вход узла задержки является входом признака сравнения блока уп11 12674 равления, четвертый выход узла задержки является выходом разрешения, счета блока управления, пятый вход переключателя режима соединен с пя тым выходом второго дешифратора,шестой выход которого соединен с шестым входом коммутатора адреса, седьмой вход которого соединен с третьим входом первого дешифратора, с третьим выходом коммутатора управляющих сигналов и является выходом признака записи в регистр состояния блока управления, пятый вход коммутатора условий запуска является информационным входом блока управления,третий выход переключателя режима является выходом управления мультиплексором блока управления, четвертый и

25 12 пятый входы первого дешифратора являются входами признака кода и форма- та команд блока управления, шестой вход коммутатора условий запуска яв- ляется входом запуска блока управления, шестой вход переключателя режима является установочным входом блока управления, третий выход группы выходов блока предварительной установки соединен с третьим входом блока стробирования, седьмой вход переключателя режима является интерфейсным входом блока управления, четвертый выход коммутатора управляющих сигналов содержит выходы индикации состояния и признака выдачи информации блока управления, пятый выход коммутатора управляющих сигналов соединен с третьим входом коммутатора.

)26742g

1267А25

0е5л.3 л ®22

l267425

От да&

0m b

gm&2f

СПИ. 10

0m

ОлФ 24

0m

ОлФ24

12á742Ü

&17& 10

Отдл Уб

Omu f

0e для

0вдл Р

0m di. 4

КРл. f.

tEi. 7

Жй. 1

15 14 О f2 11 Ю g д 7 б 5 4 5 2 1 0

РС РЧ

Щцг. 17

f5 14 1> 12 ff 10 Р д 7 6 и 4 У Я f 0

Р4РЮ

51 Ы N 2д 27 Я 25 М Л 22 Р1 М 1Р f8 17 16

7AA 1

ЯЩЩ Рог. 18 — -

ПАИ2

ПАМ<33> ЛАМ<12> l7АМ<Х1>

1 f Х

1 0 Х сРориащ 0

0 1 Х

0 0 l — %opal 1

0 0 0 — ФЮрпаа 2

lИЮ<Л N> <51 И ° ° . Р100>

Юигрюжмю ия Поле данных иьрроми ии,) аЪа О

l4M<58 32 81><3О 2Р> ... <т Ю> Оц М>

Жданная 1 Микрооперация Псле даннюк1 Полебаниви2

ПА1"1<ИЛ Р> <,70 ... 26 ><25...13><1211 10>с Я7...00>

СРврмам 2 Микрооперациа Поле 2 Пуд 3 /щр 1

l 267425 Рар ал 0

/7AM ПАМ<ХЕ

1 -Ожидание события ДЮ)

1 0 -запись слода Ю Регистр дь!ходной

Ю 1 -запись слода Ю Регистр г асги

Жприат 1

ПАМ<ЛР 7APf<20>

0 0

0 f.

0

1.

1

6люощий сигнал ,иод млж и е 6е а) далисе д рееистр адреса иапяти 2 параллельными информации

fp д) +1дрееистр адреса лакяпи Р (снежный,ююиiчp

4- Ье. 22

РА: =щи 0, РВ:=ооле1

РВ: =яме 1

PA: =поле0

Овщпктбие олерации

1Рапмат 2

ПАМ<30> ПАИ<29> ПАН<28> ПАМ<27> ПАМ<2б>

1 1 1 0 Выдача радиального запроса

Мна оЮьект диагносвиробания

1 1 f Р4: -=Р8

1 1 1 P4 : ==юле, У

/ 0 1 РТ- =. м®еЯ

0 t ЮмВж а радиаланогв зааросц

Ж и жжаыФ изделия

1267425

744

144

g) 4(уют лииси

Составитель Т.Арешев

Техред А. Кравчук

Редактор Н. Слободяник

Корректор А. Тяско

Заказ 5777/48 Тираж 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Подписное

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4

f/

Вмх1Ю

Вы . И дух 1У1

Зыка@

8blA:10

Ю) Цикл цмуения

ЩЫ8. 25