Узел формирования переноса в сумматоре

 

Изобретение относится к области вычислительной техники и электроники и может быть использовано при построении универсальных и специализированных цифровых устройств и машин , к которым предъявляются повышенные требования по быстродействию и надежности. Цель изобретения - повышение надежности. Цель достигается тем, что в ,известной схеме узла формирования разрядного переноса сумматора, содержащей полусумматор, входыкоторого подключены к входам разрядных переменных, двунаправленный ключ на МДП-транзисторах, затворы транзисторов пи р-типа которого соединены соответственно с прямым и инверсным выходами полусумматора , информационный вход ключа соединен с входом переноса, а выход подключен к стокам двух МДП-транзисторов разного типа проводимости, исс токи транзисторов соединены с соответствующими входами полусуммато (Л ра, а затворы транзисторов ри п-типа подключены к прямому и инверсному выходам полусумматора. 1 ил., 1 табл.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) А1 (51ъ 4 С 06 F 7/50 (f3

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

4h- -.-. 1йй

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 38797 13/24-24 (22) 04.04.85 (46) 07.11.86. Бюл. NP 41 (72) А.Е. Заболотный, С.Н. Косоусов, В.А. Максимов, Я.Я. Петричкович и И.Д. Якушев (53) 681.325.5 (088.8) (56) Авторское свидетельство СССР

В 1100620, кл. G 06 F 7/50, 1983.

Заявка Японии У 54-42573, кл. G 06 F 7/50, 1979. (54) УЗЕЛ ФОРМИРОВАНИЯ ПЕРЕНОСА

В СУММАТОРЕ (57) Изобретение относится к области вычислительной техники и электроники и может быть использовано при построении универсальных и специали зированных цифровых устройств и машин, к которым предъявляются повышенные требования по быстродействию и надежности. Цель изобретения — повышение надежности. Цель достигается тем, что в известной схеме узла формирования разрядного переноса сумматора, содержащей полусумматор, входы которого подключены к входам разрядных переменных, двунаправленный ключ на МДП-транзисторах, затворы транзисторов п- и р-типа которого соединены соответственно с прямым и инверсным выходами полусумматора, информационный вход ключа соединен с входом переноса, а выход подключен к стокам двух МДП-транзисторов разного типа проводимости, истоки транзисторов соединены с соответствующими входами полусумматора, а затворы транзисторов р- и и-типа подключены к прямому и инверсному выходам полусумматора.

1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано в интегральных схемах обработки цифровой информации на МДПтранзисторах.

Цель изобретения — упрощение конструкпии узла формирования переноса в сумматоре.

На чертеже представлена принци— пиальная схема узла формирования переноса в сумматоре.

Узел формирования переноса в сумматоре содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 1, имеющий входы 2 и З,входы 4 и 5 операндов, двунаправленный ключ 6 на МДП-транзисторах, имеющий прямой 7 и инверсный 8 управляющие входы. Элемент ИСКЛЮЧАЮI .,ÅE ИЛИ 1 имеет прямой 9 и инверсный 10 входы, двунаправленный ключ

6 — информационный вход 11, соединенный с входом 12 переноса узла, выход 13 двунаправленного ключа соединен с выходом переноса узла. Кроме того, узел содержит МДП-транзисторы 14 и 15 соответственно р- и п-типа.

Узел формирования переноса работает следующим образом.

При поступлении на входы 4 (а,) и 5 (Ь; ) разрядов операндов раз,ных логических уровней на прямом 9 (с; ) и инверсном 10 (с;) выходах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1 устанавливаются уровни "1" и "0" соответственно, открывающие двунаправленный ключ 6, который пропускает информацию с входа 12 (р; ) входного переноса на выход 13 (р, „ ) узла.

МДП-транзисторы 14 и 15 в это время закрыты. При наличии на входах 4 (а;) и 5 (Ь;) разрядов операндов одинаковых логических уровней на прямом 9 (с;) и инверсном 10 (с;) выходах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1 установятся уровни "0" и "1" соответственно, ключ 6 закрывается, а транзисторы 14 и 15 открываются, пропуская на выход 13 (р;, ) узла информацию с входа.

Работа узла отражена в таблице.

Из таблицы видно, что схема ра-. ботает в соответствии с уравнениями с; = а,(+)Ь; = а,b; + а;Ь„

1269123 р,+, = p;c; + (а;+Ь;) с, — с + а Ъ

Формула изобретения

Выходы -1

Входы

b.„ с; а;

P„

0 1 0

0 0

1 0 0

0 1 1

0 1 0

0 0

0 1

1 0

4$

1 0 0

0 1

0 1

1. 0

0 1

Узел формирования переноса в сумматоре, содержащий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с прямым и инверсным выходами, двунаправленный ключ, МДП-транзистор и-типа и МДП-транзистор р-типа формирования переноса, причем информационный вход двунаправленного ключа соединен с входом переноса узла, а информационный выход — с выходом переноса узла, прямой и инверсный управляющие входы двунаправленного ключа соединены соответственно с прямым и инверсным выходами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, входы которого соецинены с входами первого и второго операндов узла, стоки МДП-транзисторов и- и р-типа формирования переноса соединены с выходом переноса узла, о т л и ч а2 ю шийся тем, что, с целью упрощения его конструкции, стоки МДПтранзисторов р- и и-типа формирования переноса соединены соответственно с входами первого и второго опеЗО рандов узла, а затворы МДП-транзисторов р- и и-типа формирования переноса соединены соответственно с прямым и инверсным выходами элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ.

1269123

Составитель А. Степанов

Техред И.Глущенко Корректор А. Зимокосрв

Редактор В. Петраш

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 6037/51

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4

Узел формирования переноса в сумматоре Узел формирования переноса в сумматоре Узел формирования переноса в сумматоре 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и предназначено для сложения многоразрядных двоичных чисел, представленных в обратном коде

Изобретение относится к вычислительной технике и может найти применение в цифровых устройствах высокого быстродействия

Изобретение относится к области вычислительной техники, в частности

Изобретение относится к вычислительной технике и представляет собой устойчивое к отказам устройство на нейроподобных элементах

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и устройствах цифровой автоматики

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к цифровой вычислительной техншсе и может быть использовано в процессорах ЭВМ

Изобретение относится к вычислительной технике и автоматике и может быть использовано, например, в устройствах дистанционного управления при вычитании многоразрядных десятичных чисел в коде 8-4-2-1

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх