Устройство для суммирования двоичных чисел

 

. Изобретениеотносится к автоматике и вычислительной технике. Цель изобретения - расширение области применения устройства за счет обеспечения возможности суммирования чисел и представления результата суммироиания как в обратном, так и в дополнительном зсодах. Устройство для суммирования двоичных чисел содержит накапливающий сумматор, причем входная шина знака устройства соединена с входом знака накапливающего сумматора , а вход разрешения суммирования устройства соединен с входом разрешения накапливающего сумматора. Новым в устройстве является введение параллельного сумматора, шести элементов И, двух элементов ЗАПРЕТ, трех элементов ИЛИ, одного элемента i И-НЕ и одного элемента НЕ, которые соответствующим образом соединены сл между собой, с входными шинами устс: ройства и с входами и выходами на .капливающего сумматора. 2 ил.

СОО3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU 122 0737 А1 (Я} 4 С 06 F 7/50

$}IVi> 1-1,l 1, ., p

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ю

° Ю

ЗВ

МФ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3901950/24-24 (22) 27.05.85 (46) 15. 11.86. Бюл. Р 42 (71) Тернопольский финансово-экономический институт (72) N.A. Дуда, 3.И. Домбровский, В.Н. Немиш и Л.А. Узлова (53) 681.325.5(088.8) (56) Авторское свидетельство СССР

Р 1024907, кл. С 06 F 7/50, 1982.

Авторское свидетельство СССР

N - 1124288, кл. С Об F 7/50, 1983. (54) УСТРОЙСТВО ДЛЯ СУИМИРОВАНИЯ

ДВОИЧНЫХ ЧИСЕЛ (57) Изобретение относится к автоматике и вычислительной технике ° Цель изобретения - расширение области применения устройства за счет обеспечения возможности суммирования чисел и представления результата сум мирования как в обратном, так и в дополнительном кодах. Устройство для суммирования двоичных чисел содержит накапливающий сумматор, причем входная шина знака устройства соединена с входом знака накапливающего сумматора, а вход разрешения суммирования устройства соединен с входом разрешения накапливающего сумматора. Новым в устройстве является введение параллельного сумматора, шести элементов И, двух элементов ЗАПРЕТ, трех элементов ИЛИ, одного элемента

И-НЕ и одного элемента НЕ, которые соответствующим образом соединены между собой, с входными шинами устройства и с входами и выходами накапливающего сумматора. 2 ил.

1270757

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, при реализации арифметических уст;ройств специализированных цифровых вычислительных машин.

Целью изобретения является расширение области применения устройства за счет обеспечения возможности суммирования чисел и представления результата суммирования как в обратном, так и в дополнительном кодах.

На фиг. 1 представлена блок-схема устройства для суммирования двоичных чисел, на фиг. 2 — блок-схема параллельного сумматора.

Устройство для суммирования двоичных чисел (фиг. 1) содержит накапливающий сумматор 1, параллельный сумматор 2, элементы И 3-8, ИЛИ 9, 10 и 11, И-HE 12, НЕ 13, ЗАПРЕТ 14, 15, входную числовую шину 16 и входную шину 17 знака слагаемого, вход

18 разрешения суммирования, входы

19, 20 и 21 задания режима, выход

22 переноса, выход 23 знака и вход

24 переноса младшего разряда накапливающего сумматора 1, выходную шину

25 параллельного сумматора 2.

Параллельный сумматор 2 содержит последовательно соединенные сумматоры 26-29.

Устройство для суммирования двоич-. ных чисел работает следующим образом.

Число А, поступающее на соответствующие входы 16 и 17 устройства, и число В, хранящееся в накапливающем сумматоре 1, представлены и числовыми и двумя знаковыми разрядами, а результат. суммирования С, образующийся и хранящийся в накапливающем сумматоре 1, представлен также. п числовыми и двумя знаковыми разрядами. При этом, если число 4, поступающее на входы 16 и 17, представлено в дополнительном модифицированном коде, то на входе 20 задания режима устройства должен быть нулевой сигнал, а если число 4 представлено в обратном модифицированном коде, тб на входе 20 задания режима устройства должен быть единичный сигнал.

Аналогично, если число, хранящееся в накапливающем сумматоре 1, представлено в дополнительном модифицированном коде, то на входе 19 задания режима устройства должен быть единичный сигнал. Если же реt0

3S

40 эультат суммирования С должен быть представлен в дополнительном модифицированном коде, то на входе 21 задания режима устройства должен быть нулевой сигнал, а если результат суммирования С должен быть представлен в обратном модифицированном коде, то на входе 21 задания режима устройства должен быть единичный сигнал.

Пусть числа А и 6 представлены в дополнительных модифицированных кодах, а результат С суммирования должен быть представлен в дополнительном модифицированном коде. В этом случае на входах 19, 20 и 21 задания режима устройства будут нулевые сигналы, вследствие чего на выходах элементов И 3-8, ЗАПРЕТ 14 и 15, ИЛИ 9„ 10 и 11 будут нулевые сигналы, а на выходах элементов

И-НЕ 12, НЕ 13 — единичные сигналы.

При этом независимо от знаков чисел

4 и 3 на выходе параллельного сумматора 2 будет результат суммирования числовой части числа 4 с числом

0...0. При поступлении сигнала на вход 18 разрешения суммирования в накапливающем сумматоре 1 будет осуществляться суммирование числа В хранящегося в накапливающем сумматоре 1, с числом, числовая часть которого сформирована на выходе параллельного сумматора 2, а знак тот же, что и у числа А . При этом на входе 24 переноса младшего разряда накапливающего сумматора 1 всегда будет нулевой сигнал. В итоге в накапливающем сумматоре 1 буде".. в дополнительном коде результат С суммирования чисел,4 и Ь

Пусть числа 4 и Ь представлены в дополнительных модифицированных кодах, а результат C суммирования должен быть представлен в обратном модифицированном коде. В этом случае на входах 19 и 20 задания режима устройства будут нулевые сигналы, а на входе 2 1 задания режима устройства будет единичный сигнал. При этом на выходах элементов И 3, 4 и 7, НЕ 13 будут нулевые сигналы, а на выходе элемента ИЛИ 9 будет единичный сигнал.

Если числа 4 и 6 положительные, то на выходах элементов И 5, 6, а следовательно, и на выходах элементов ЗАПРЕТ 14, 15, ИЛИ 10 и 11 бу1270757 4 дут нулевые сигналы. При этом на .выходе элемента И-НЕ 12 будет единичный сигнал, а на выходе параллельного сумматора 2 будет результат суммирования числовой части числа 4 с числом 0...0.

В случае, если числа 4 и В отрицательные, то на выходах элементов

И 5, 6, а следовательно, и на выходах элементов ЗАПРЕТ 14, 15, ИЛИ 10, 10

11 будут единичные сигналы. При этом на выходе элемента И-НЕ 12 будет нулевой сигнал, а на выходе параллельного сумматора 2 будет результат суммирования числовой части числа 15

Я с числом 1...1.

Если число 4 положительное, а число Ь отрицательное, то на выходе элемента И 5, а следовательно, и на выходе элемента ЗАПРЕТ 14 будет еди- 20 ничный сигнал. При этом на выходе параллельного сумматора 2 будет результат суммирования числовой части числа 4 с числом 1...1. В этом случае на выходе элемента И-НЕ 12 бу- 25 дет единичный сигнал, так как на выходе элемента И 6, а следовательно, и на выходе элемента ЗАПРЕТ 15 есть нулевой сигнал.

В случае, если число 4 отрица- 3б тельное, а число Ь положительное, то на выходе элемента И 6, а следовательно, и на выходе элемента

ЗАПРЕТ 15 будет единичный сигнал.

При этом на выходе параллельного сум- матора 2 будет результат суммирования числовой части числа 4 с числом

1... 1. В этом случае на выходе элемента

И-НЕ 12 будет единичный сигнал, так как на выходе элемента И 5, а следо- 4б вательно, и на выходе элемента

ЗАПРЕТ 14 есть нулевой сигнал.

При поступлении сигнала на вход

18 разрешения суммирования в накапливающем сумматоре 1 будет осущест- 45 вляться суммирование числа В, хранящегося в накапливающем сумматоре 1, с числом, числовая часть которого сформирована на выходе параллельного сумматора 2, а.знак тот же, что и 50 у числа 4, При этом единичный сигнал на входе 24 переноса младшего разряда накапливающего сумматора 1 есть только в том случае, если на выходе 22 переноса накапливающего 55 сумматора 1 и на выходах элементов

ИЛИ 9, И-НЕ 12 есть единичные сигналы. В итоге в накапливающем сумматоре 1 будет в обратном коде результат С суммирования чисел A u B

Пусть число 4 представлено в обратном модифицированном коде, число 6 — в дополнительном модифицированном коде, а результат С суммирования должен быть сформирован в дополнительном модифицированном коде. В этом случае на входах 19 и

2t задания режима устро "..ства будут нулевые сигналы, а на в;.оде 20 задания режима устройства будет единичный сигнал. При этом на выходах элементов И 5, 6, 3, 7, ЗАПРЕТ 14, 15, ИЛИ 9, 11 будут нулевые сигналы, а на выходах элементов И-НЕ 12, НЕ 13 будут единичные сигналы.

Если число 4 положительное, а число Ь положительное или отрицательное, то на выходах элементов И 4, ИЛИ 10 также будут нулевые сигналы.

При этом на выходе параллельного сумматора 2 будет результат суммирования числовой части числа A с числом О... О.

В случае, если число 4 отрицательное, а число Ь положительное или отрицательное, то на выходах элементов И 4, ИЛИ 1О будут единичные сигналы. При этом на выходе параллельного сумматора 2 будет результат суммирования числовой части числа A с числом 0...01.

При поступлении сигнала на вход

18 разрешения суммирования в накапливающем сумматоре 1 будет осуществляться суммирование числа 8, хранящегося в накапливающем сумматоре 1; с числом, числовая часть которого сформирована на выходе параллельного сумматора 2, а знак тот же, что и в числе 71 . При этом на входе 24 переноса младшего разряда накапливающего сумматора 1 всегда будет нулевой сигнал. В итоге в накапливающем сумматоре 1 будет в дополнительном коде результат С суммирования чисел 4 и В

Пусть число д представлено в обратном модифицированном коде, число B — в дополнительном модифицированном коде, а результат С суммирования должен быть сформирован в обратном модифицированном коде. В этом случае на входах 20 и 21 задания режима устройства будут единичные сигналы, а на входе 19 будет нулевой

5 12707 сигнал. При этом на выходах элементов И 3, 4, 7, НЕ 13, ЗАПРЕТ 15 бу дут нулевые сигналы, а на выходах элементов ИЛИ 9, И-НЕ 12 будут единичные сигналы.

Если же число б отрицательное, а число 4 положительно" или отрицательное, то на выходе элемента И 5, а следовательно, и на выходах элементов ЗАПРЕТ 14, ИЛИ 10, 11 будут единичные сигналы. При этом на выходе параллельного сумматора 2 будет результат суммирования числовой части числа A с числом 1...1.

В случае, если число 8 положитель- 15 ное, а число A положительное или отрицательное, то на выходе элемента

И 5, а следовательно, и на выходах элементов ЗАПРЕТ 14, ИЛИ 10, 11, будут нулевые сигналы. При этом на 2р выходе параллельного сумматора 2 будет результат суммирования числовой части числа 4 с числом 0...0.

При поступлении сигнала на вход

18 разрешения суммирования в накапливающем сумматоре 1 будет осуществляться суммирование числа, хранящегося в накапливающем сумматоре 1, с числом, числовая часть которого сформирована на выходе параллельного

ЗО сумматора 2, а знак тот же, что:и у числа 4 . При этом единичный сигнал на входе 24 переноса младшего разряда накапливающего сумматора 1 есть только в том случае, если на выходе

22 переноса накапливающего сумматора 1 и на вы одах элементов ИЛИ 9, И-НЕ 12 есть единичные сигналы. В итоге в накапливающем сумматоре 1 будет в обратном коде результат С суммирования чисел 4 и Ь

Пусть число 4 представлено в дьполнительном модифицированном коде, число Ь вЂ” в обратном модифицированном коде, а результат С суммирования должен быть сформирован в дополнительном модифицированном коде. В этом случае на входах 20 и 21 задания режима устройства будут нулевые с,игналы, а на входе 19 задания режи- 5О ма устройства будет единичный сигнал. При этом на выходах элементов

И 5, 6, 4, 7, ЗАПРЕТ 14, 15, HJIH 9, 11 будут нулевые сигналы, а на выходах элементов И-НЕ 12, НЕ 13 будут единичные сигналы.

Если число Ь положительное, а число Д положительное или отрицатель57 6 ное, то на выходах элементов И 3, ИЛИ 10 также будут нулевые сигналы.

При этом на выходе параллельного сумматора 2 будет результат суммирования числовой .части числа 4 с числом 0...0.

В случае, если число 8 отрицательное, а число 4 положительное или отрицательное, то на выходах элементов И 3, ИЛИ 10 будут единичные сигналы. При этом на .выходе параллельного сумматора 2 будет результат суммирования числовой части числа " с числом 0...01, При поступлении сигнала на вход

18 разрешения суммирования в накапливающем сумматоре 1 будет осуществляться суммирование числа В, хранящегося в накапливающем сумматоре 1, с числом, числовая часть которого сформирована на выходе параллельного сумматора 2, а знак тот же, что и у числа 4 . При этом на входе 24 переноса младшего разряда накапливающего сумматора 1 всегда будет нулевой сигнал. В итоге в накапливающем сумматоре 1 будет в дополнительном коде результат C суммирования чисел М и В

Пусть число А представлено в дополнительном модифицированном коде, число 6 — в обратном модифицированном коде, а результат С суммирования должен быть сформирован в обратном модифицированном коде. В этом случае на входах 19 и 21 задания режима устройства будут единичные сигналы, а на входе 20 будет нулевой сигнал.

При этом на выходах элементов ИЛИ 9, И-HE 12.будут единичные сигналы.

Если число 4 отрицательное, а число 6 положительное или отрицательное, то на выходе элемента И 6, а следовательно„ и на выходах элемен тов ЗАПРЕТ 15, ИЛИ 10, 11 будут единичные сигналы. При этом на выходе параллельного сумматора 2 будет результат суммирования числовой части числа 4 с числом 1...1. (В случае, если число 4 положительное, а число 6 положительное или отрицательное, то на выходе элемента

И 6, а следовательно„ и на выходах элементов ЗАПРЕТ 15, ИЛИ 10, 11 будут нулевые сигналы. При этом на выходе параллельного сумматора 2 будет результат суммирования числовой части числа 4 с окислом 0...0.

12707

7

При поступлении сигнала на вход

18 разрешения суммирования в накапливающем сумматоре 1 будет осуществляться суммирование числа б хранящегося в накапливающем сумматоре 1, с числом, числовая часть которого сформирована на выходе параллельного сумматора 2, а знак тот же, что и у числа 4, при этом единичный сигнал на входе 24 переноса младше- 10

ro разряда накапливающего сумматора 1 есть только в том случае, если на выходе 22 переноса накапливающего сумматора 1 и на выходах элементов ИЛИ 9, И-НЕ 12 есть единичные 15 сигналы. В итоге в накапливающем сумматора 1 будет в обратном коде результат C суммирования чисел и В

Путь числа 4 u S представлены в 20 обратных модифицированных кодах, а результат C суммирования должен быть сформирован в дополнительном модифицированном коде. В этом случае на входах 19 и 20 задания режима устройства будут единичные сигналы, а на входе 21 задания режима устройства будет нулевой сигнал. При этом на выходах элементов ЗАПРЕТ 14, 15, ИЛИ 11 будут нулевые сигналы, а на выходах элементов И-НЕ 12, HE 13 будут единичные сигналы.

Если числа 4 и 5 положительные, то на выходах элементов И 3, 4, 7, ИЛИ 9, 10 будут нулевые сигналы.

При этом на выходе параллельного сумматора 2 будет результат суммирования числовой части числа 4 с числом О» ° » 0»

В случае, если числа A и 6 отрицательные, то на выходах элементов И 3, 4, 7, ИЛИ 9, 10 будут единичные сигналы. При этом на выходе параллельного сумматора 2 будет результат суммирования числовой части 45 числа 4 с числом 0...01.

Если число 4 положительное, а число 8 отрицательное, то на выходах . элементов И 3, ИЛИ 10 будут единичные сигналы, а на выходах элементов

И 4, 1, ИЛИ 9 будут нулевые сигналы.

При этом на выходе параллельного сумматора 2 будет результат суммирования числовой части числа A с чисПри поступлении сигнала на вход

18 разрешения суммирования в накапливающем сумматоре 1 будет осуществляться суммирование числа 6, хранящегося в накапливающем сумматоре 1., с числом, числовая часть которого сформирована на выходе параллельного сумматора 2, а знак тот же, что и у числа 4 . При этом единичный сигнал на входе 24 переноса младшего разряда накапливающего сумматора

1 есть только в том случае, если на выходе 22 переноса накапливающего сумматора 1 и на выходах элементов

ИЛИ 9, И-НЕ 12 есть единичные сигналы. В итоге в накапливающем сумматоре 1 будет в дополнительном коде результат C суммирования чисел и В

Пусть числа 4 и 3 представлены в обратных модифицированных кодах, а результат C суммирования должен быть сформирован в обратном модифицированном коде. В этом случае на входах 19, 20 и 21 задания режима устройства будут единичные сигналы.

Нри этом на выходах элементов

ЗАПРЕТ 14, 15, ИЛИ 10, 11, И 3 4, 7, НЕ 13 будут нулевые сигналы, а на выходах элементов ИЛИ 9, И-НЕ 12 будут единичные сигналы. При этом на выходе параллельного сумматора 2 . будет результат суммирования числовой части числа 4 с числом 0...0.

При поступлении сигнала на вход

18 разрешения суммирования в накапливающем сумматоре 1 будет осуществляться суммирование числа В, хранящегося в накапливающем сумматоре 1, с числом, числовая часть которого сформирована на выходе параллельного сумматора 2, а знак тот же, что и у числа tl . При этом единичный сигнал на входе 24 переноса младшего разряда накапливающего сумматора

1 есть только в том случае, если на выходе 22 переноса накапливающего сумматора 1 и на выходах. элементов ИЛИ 9, И-НЕ 12 есть единичные сигналы. В итоге в накапливающем

30 лом 0...01.

В случае, если число 4 отрицательное, а число 5 положительное, то на выходах элементов И 4, ИЛИ 10 будут единичные сигналы, а на выходах элементов И 3, 7, ИЛИ 9 будут нулевые сигналы. При этом независимо от знаков чисел 4 и 3 на выходе параллельного сумматора 2 будет результат суммирования числовой части числа А с числом 0...01.

Формула изобретения

Устройство для суммирования двоичных чисел, содержащее первый, второй, третий, четвертый, пятый, шестой элементы И, первый, второй, третий элементы ИЛИ, накапливающий сумматор и элемент HE причем вход знака операнда устройства соединен с первыми входами первого и второго элементов И, первый вход третьего элемента И соединен с выходом элемента НЕ, выход первого элемента И соединен с первым входом четвертого элемента И, выход которого соединен с первым входом первого элемента

ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности суммирования чисел и представления результата суммирования как в обратном, так и в дополнительном кодах, в него введены параллельный сумматор, первый и второй элементы ЗАПРЕТ, элемент И-HE причем вход первого операнда устройства соединен с первым информационным входом параллельного сумматора, второй информационный вход которого, кроме входа. первого разряда, подключен к выходу второго элемента ИЛИ, первый разряд второго информационно- го входа параллельного сумматора соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с первыми входами второго элемента ИЛИ, элемента И-НЕ и выходом первого элемента ЗАПРЕТ, прямой вход которого соединен с выходом второго элемента И, 9 1 сумматоре 1 будет в обратном коде результат суммирования чисел 4 и Р

270757 10 первый вход задания режима ус;ройства соединен с инверсным входом второго элемента ЗАПРЕТ и вторым входом третьего элемента И, третий вход которого соединен с первым входом пятого элемента И и выходом знака результата накапливающего сумматора, выход переноса которого соединен с первым входом шестого элемен10 та И, выход которого соединен с входом переноса накапливающего сумматора, вход разрешения суммирования которого соединен с входом разрешения суммирования устройства, второй вход задания

15 режима устройства соединен с инверсным входом первого элемента ЗАПРЕТ и вторым входом первого элемента И, третий вход которого соединен с выходом элемента НЕ, вход которого

20 соединен с третьим входом задания режима устройства, вторыми входами второго и пятого элементов И и первого элемента ИЛИ, выход пятого элемента И соединен с прямым входом

25 второго элемента ЗАПРЕТ, выход которого соединен с вторыми входами второго и третьего элементов ИЛИ и элемента И"НЕ, выход которого соединен с вторым входом шестого элемента И, 5п третий вход которого соединен с выходом первого, элемента ИЛИ, выход первого элемента И соединен с третьим входом второго элемента ИЛИ, четвертый вход которого соединен с вторым входом четвертого и выходом третьего элементов И; вход знака операнда устройства соединен с входом знакового разряда накапливающего сумматора, входы значащих разрядов которого

40 соединены соответственно с выходами параллельного сумматора.

1270757

9Ьа 2

Составитель М.Есенина

Техред Л,Сердюкова

Корректор О.Луговая

Редактор М.Бандура

Заказ 6244/51

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Устройство для суммирования двоичных чисел Устройство для суммирования двоичных чисел Устройство для суммирования двоичных чисел Устройство для суммирования двоичных чисел Устройство для суммирования двоичных чисел Устройство для суммирования двоичных чисел Устройство для суммирования двоичных чисел 

 

Похожие патенты:

Сумматор // 1270756
Изобретение относится к вычислительной технике и может быть использовано при построении БИС на дополняющих МДП-транзисторах

Изобретение относится к области вычислительной техники и электроники и может быть использовано при построении универсальных и специализированных цифровых устройств и машин , к которым предъявляются повышенные требования по быстродействию и надежности

Изобретение относится к области вычислительной техники и предназначено для сложения многоразрядных двоичных чисел, представленных в обратном коде

Изобретение относится к вычислительной технике и может найти применение в цифровых устройствах высокого быстродействия

Изобретение относится к области вычислительной техники, в частности

Изобретение относится к вычислительной технике и представляет собой устойчивое к отказам устройство на нейроподобных элементах

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и устройствах цифровой автоматики

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к цифровой вычислительной техншсе и может быть использовано в процессорах ЭВМ

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх