Запоминающее устройство

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах памяти с коррекцией ошибок. Цель изобретения - повышение надежности устройства. Поставленная цель достигается введением в устройство разделительных элементов 14 на конденсаторах. В случае замыкания транзистора элементов памяти 1, 2 на шину нулевого потенциала или подложку выходит из строя только один элемент памяти 1, 2, а не элементы памяти всего слова , как в прототипе, так как неисправный элемент памяти 1, 2 отделен от словарной шины 13 разделительным элементом 14. 1 ил. (Л ND СО СО о: f3

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1293760 А 1 (5D 4 G 11 С 11/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ

15

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3876869/24-24 (22) 02.04.85 (46) 28.02.87. Бк)л. № 8 (72) Э. Э. Тенк (53) 681.327.6 (088.8) (56) IEE Journal of Solid-State Circuits.

1979, № 5, р. 602 — 609.

Микроэлектроника, т. 7, вып. 4, 1978, с. 328 — 336. (54) ЗАПОМИНАЮЩЕЕ УСТРО ICTBO (57) Изобретение относится к вычислительной технике и может быть использовано в устройствах памяти с коррекцией ошибок.

Цель изобретения — повышение надежности устройства. Поставленная цель достигается введением в устройство разделительных элементов 14 на конденсаторах. В случае замыкания транзистора элементов памяти 1, 2 на шину нулевого потенциала или подложку выходит из строя только один элемент памяти 1, 2, а не элементы памяти всего слова, как в прототипе, так как неисправный элемент памяти 1, 2 отделен от словарной шины 13 разделительным элементом 14. 1 ил.

1293760

Формула изобретения

Изобретение относится к вычислительной технике, в частности к устройствам памяти на полупроводниковых приборах.

Цель изобретения — повышение надежности устройства.

На чертеже приведена структурная схема предлагаемого запоминающего устройства.

Устройство содержит элементы памяти информационных, элементы 2 памяти контрольных разрядов, дешифратор 3, блоки 4, 5 записи информационных и контрольного разрядов, блоки 6 считывания информационных разрядов, элементы ИСКЛЮЧАЮЩЕЕ

ИЛИ первой 7 и второй 8 группы, блок 9 сравнения, группу элементов И 10, элемент

И 11, элемент ИЛИ 12, словарные шины 13, разделительные элементы на конденсаторах

14, информационные входы 15 и выходы 16 устройства, адресные входы 17, входы 18 разрешения считывания, вход 19 разрешения записи, первый 20 и второй 21 элементы задержки.

Устройство работает следующим образом.

В режиме записи информация с входов

15 через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ первой 7 группы в прямом коде поступает на входы б.поков 4 записи и далее на входывыходы элементов 1 памяти. Одновременно дешифратор 3 в соответствии с кодом адреса на входах 17 возбуждает одну из словарных шин 13, отпирая адресные транзисторы элементов 1 памяти, подключенных к словарной шине 13 через конденсаторы 14. В результате информация с входов 15 записывается в элементы 1 памяти. Одновременно в элемент 2 памяти через блок 5 записи записывается «0». Для обнаружения возможной ошибки из-за неисправности элемента 1 памяти после записи информации по сигналу с выхода первого элемента 20 задержки происходит контрольное считывание по этому же адресу и сравнение в блоке 9 сравнения считанного слова со словом, имеющимся на входах 15. На выходе блока 9 формируется сигнал ошибки записи, который поступает через элемент И 11 на входы элементов

ИСКЛЮЧАЮШEE ИЛИ первой 7 группы, разрешая инвертирование содержимого всего записываемого слова и перезапись его в таком виде по тому же адресу. При этом в элемент 2 памяти записывается «1». Сигнал, тактирующий работу блоков 4 и 5 записи, формируется на выходе элемента ИЛИ 12.

В режиме считывания информация с элементов 1 памяти поступает на входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй 8 группы, на вторые входы которых из элемента 2 памяти поступает сигнал, который при наличии в слове дефектного элемента 1 памяти инвертирует считанную информацию и тем самым исправляет сигнал с дефектного

1О

Зо

55 элемента 1 памяти, так как он не инвертируется при записи из-за неисправности элемента 1 памяти.

При наличии в элементе 1 памяти дефекта, приводящего к замыканию адресного входа элемента 1 памяти на шину нулевого потенциала или подложку, выходит из строя только один элемент 1 памяти. Остальные элементы 1 и 2 памяти, подключенные к данной словарной шине 13, остаются работоспособными. Это достигается наличием в элементах памяти 1 и 2 разделительных элементов 14.

Запоминающее устройство, содержащее элементы памяти информационных и контрольного разрядов, дешифратор, блоки записи информационных и контрольного разрядов, блоки считывания информационных разрядов, блок сравнения, первую и вторую группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, группу элементов И, э.пемент ИЛИ, элемент

И и первый и второй элементы задержки, причем числовые входы-выходы элементов памяти информационных и контрольного разрядов соединены с выходами соответствующих блоков записи, первые входы которых соединены с выходом элемента ИЛИ, вторые входы блоков записи информационных разрядов соединены с выходами соответствующих элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ первой группы, первые входы которых соединены с выходом элемента И, первым входом элемента ИЛИ и вторым входом блока записи контрольного разряда, второй вход элемента ИЛИ соединен с входом первого элемента задержки и является входом разрешения записи устройства. выход первого элемента задержки соединен с первыми входами элементов И группы и с входом второго элемента задержки, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом блока сравнения, первые входы блоков записи информационных разрядов соединены с вторыми входами соответствующих элементов И группы и с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, вторые входы которых соединены с первым входом блока записи контрольного разряда, а выходы — с первыми входами соответствующих блоков считывания информ ационных разрядов, вторые входы которых являются входом разрешения считывания устройства, а выходы — информационными выходами устройства, выходы элементов И группы соединены с входами первой группы блока. сравнения, входы второй группы которого соединены с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ

1293760

Составитель А. Дерюгин

Редактор С. Лисина Техред И. Верес Корректор М. Демчик

Заказ 391/55 Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 первой группы и являются информационными входами устройства, входы дешифратора являются адресными входами устройства, отличающееся тем, что, с целью повышения надежности устройства, оно содержит группы разделительных элементов, каждый из которых выполнен на конденсаторе, причем первые выводы конденсаторов каждой группы соединены с соответствующими выходами дешифратора, а вторые — с адресными входами соответствующих элементов памяти, информационных и контрольного разрядов.