Микропрограммное устройство управления

 

Изобретение относится к вычислительной технике и может быть использовано при построении управляющихсистем . Цель изобретения - повышение быстродействия. Устройство содержит блок 1 памяти микрокоманд, регистр 2 микрокоманд, мультиплексор 3 логических условий, первый 4 и второй 7 счетчики адреса, блок 5 анализа логических условий, элемент НЕ 8 и блок 6 памяти адреса. Использование двух блоков памяти, в одном из которых хранят операционные части микрокоманд, а во втором - адреса переходов, позволяет достигнуть цели изобретения. 2 ил. i СЛ со о 4 О Is5 гпгр т i фи.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

BU 1304021 (51)4 С 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3803328/24-24 (22) 17.10,84 (46) 15.04.87. Вюл. 1Ф 14 (72) А.В.Каташев, А.Т.Михацкий, А.В.Панга, В.Н.Петраков и Я.Я.Цветков (53) 681.,32 (088.8) (56) Майоров С.А., Новиков Г.И. Принципы организации цифровых машин. Л..:

Машиностроение, 1974, с.215-216, рис.6.8.

Там же, с. 216-218, рис. 6. 9, 6. 10.. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть исполь" зовано при построении управляющих систем. Цель изобретения — повышение быстродействия. Устройство содержит блок 1 памяти микрокоманд, регистр 2 микрокоманд, мультиплексор 3 логических условий, первый 4 и второй 7 счетчики адреса, блок 5 анализа логических условий, элемент НЕ 8 и блок б памяти адреса. Использование двух блоков памяти, в одном из которых хранят операционные части микрокоманд, а во втором — адреса переходов, позволяет достигнуть цели изобретения. @

2 ил.

4021 -2

1 130

Изобретение относится к вычислительной технике и может быть использовано при Построении управляющих систем, а также самостоятельных микропрограммных автоматов, операционные части которых в два и более раз превосходят адресные по разрядности.

Цель изобретения - повышение быс" традействия, На фиг.i представлена функциональная схема предлагаемого устройства; на фиг.2 †. временные диаграммы, иллюстрирующие работу устройства.

Микропрограммное устройство управления содержит блок 1 .памяти микрокоманд, регистр 2 микрокаманд, мультиплексор 3 логических условий, первый счетчик 4 адреса, блок 5 анализа логических условий, блок 6 памяти адресов, второй 7 счетчик адреса, элемент

HE 8, второй 9, третий 10 и первый 1 1 синхровходы, вход 12 сброса, группу

13 входов логических условий и выход 14.

Блок 5 анализа логических условий содержит первый !5 второй 16, четвертый 17, третий 18, пятый 19 и шестой

20 элементы НК, сумматор 21, по модулю два, второй 22, первый 23, третий 24,,четвертый 25, седьмой 26, шестой 27, пятый 28 и восьмой 29 элементы И, пер вый 30 и второй 31 элементы ИЛИ.

На фиг„2 обозначено: Си1 — сигнал на входе 9; Си2 — сигнал на входе 10;

Си3 -- сигнал на входе 11.

Микропрограммное устройство управления работает следующим образом, 1

-30

40 нтом Си3 содержимое первой линейки

При поступлении на вход 12 устройства сигнала сброса (начального за( пуска) регистр 2 микрокоманд, счетчик

4 и счетчик 7 установятся в исходное, например нулевое состояние. Зта означает, чта на выходе 14 устройства и выходах регистра 2 микрокаманд установятся значения логического "0".

По исходным (нулевым) значениям счетчиков 4 и 7 в блоках 1 и 6., соответственно выбираются нулевые линейки, Содержимое нулевой линейки блока

1 памяти (первая микрокоманда микропрограммы) поступает на вход D регистра 2 микрокоманд, а содержимое нулевой линейки. блока 6 памяти адресов (адрес первого безусловного перехода) поступает на входы D счетчика 4.

Так как при наличии сигнала на входе 12 устройство синхронизации,,не показанное на фиг.1, не вырабатывает синхросигналы, то указанные выходные состояния блоков 1 и 6 далее не проходят (см. фиг.2) °

По исходному .(нулеваму) состоянию регистра 2 микрокоманд, как указывалось на выходе 14 устройства, выходах

32, 33 регистра 2 микрокоманд и входе

А мультиплексора 3 логических условий установятся значения логического "0".

В этом случае значение выхода мультиплексора 3 логических условий также — логический "0".. В результате выходные значения элементов И 23,24, 25 — логический "0", а значение выхода элемента И 22 " логическая " 1".

Соответственно на выходах элементов

HE 18 и ИЛИ 30 установятся сигналы логического "0", а значит, и на выходах элементов И 26 — 29 установятся сигналы логического "0", а на выходах элементов НЕ 19 и НЕ 20 установятся сигналы логической "1", на выходе элемента ИЛИ 31 — сигнал логическо"0"

Соответственно, на синхровходе счетчика 4 адреса — сигнал логической

"1", а на счетном входе — логический "0".

При снятии сигнала с входа 12 устройства на входе 9 появляется синхроо сигнал Си1, поступающий на счетный вход счетчика 4, увеличивая его садержимое на единицу.

По единичному выходному состоянию счетчика 4 адреса,„ установившемуся в нем па переднему фаанту тактового сигнала Си1, в блоке 1 памяти выбирается соответственно первая линейка, содержимое которой поступает на вход

П регистра 2 микрокоманд. Задним фроблока 1 памяти перепишется в регистр

2 микракоманд.

Так работает устройство в случае выполнения неусловной микрокоманды (в первой микрокоманде микропрограммы нет признака условной микрокоманди).

Цикл микрокоманды равен трем тактовым импульсам: Си1, Си2, СиЗ.

Смена микрокоманд осуществляется задним фронтом тактового сигнала СиЗ.

Операционная часть следующей микрокаманды поступает с выхода блока 1 памяти на вход 0 регистра 2 микрокоманд по "+1" на каждый следующий неусловной микрокоманде. Счетчик 7 не меняет своего состояния, в блоке 6 памяти адресов выбрана линейка, соответствующая текущему адресу счетчика 7.

Пусть микрокоманда, записанная задним фронтом СиЗ в регистр 2 микрокоманд, имеет на выходе признака типа микрокоманды логический "0" (т.е. она неусловная), а на выходе признака ти- 5 па перехода — логическая " 1", что означает необходимость выполнения безусловного перехода на неусловной микрокоманде.

Рассмотрим работу устройства в 10 этом случае.

При поступлении переднего фронта тактового сигнала Си1 значение счетчика 4 адреса начнет увеличиваться на единицу относительно предыдущего 15 состояния, Одновременно на выходе элемента

И 23 установится сигнал логической

"1" (так как íà его входах — сигналы логической " 1"), который через эле- 20 мент ИЛИ 30 поступает на одий из входов элементов И 26, 29. На втором входе элемента И 26 при наличии сигнала Си1 присутствует также сигнал логической " 1", следовательно, на вы-25 ходе элемента И 26 установится сигнал логической " 1", который через элемент

НЕ 19 уже как логический "0" поступает на синхровход счетчика 4 адреса.

В конечном результате состояние 30 выхода счетчика 4 при поступлении на его синхровход нулевого сигнала определяется состоянием его входа D. Зто связано с тем, что счетный вход счетчика 4 изменяет состояние его выхода только по переднему фронту положительного сигнала (Си1), а синхровход— всей длительностью нулевого сигнала.

Таким образом, сигнал логического 40

"0" на синхровходе счетчика 4 адреса осуществляет запись информации с входа Э его, на котором присутствует информация (адрес перехода) с выхода блока 6 памяти адресов. По данномУ 45 адресу (выходное состояние блока 6 памяти) в блоке 1 памяти выбирается соответствующая линейка, содержимое которой (операционная часть следующей микрокоманДы) пОступает на ВХОД D pe 50 гистра 2 микрокоманд.

С поступлением сигнала Си2 на выходе элемвнта И 27 устанавливается сиг- . нал логической " 1" длительностью, равной длительности Си2. В результате .этот сигнал через элемент ИЛИ 31 пос тупает на счетный вход счетчика 7 адреса. Содержимое выхода последнего

21 4 передним фронтом данного сигнала логической "1" увеличивается на единицу.

В блоке 6 памяти выбирается следующая линейка относительно считанной в счетчик 4 адреса.

При поступлении СиЗ по входу 11 устройства на выходе элемента НЕ 20 установится сигнал логического "0" длительностью, равной длительности тактового сигнала СиЗ. Данное состояние установится за счет того, что на первом входе элемента И 29 присутствует сигнал логической "1", поступающий с выхода элемента И 23 (на обоих входах которого сигналы логической

" 1") через элемент ИЛИ 30 (фиг.1), а на втором входе — сигнал логической

"1" (СиЗ) с входа 11 устройства.

С выхода элемента И 29 сигнал логической "1" через элемент НЕ 20 поступает на синхровход счетчика 7.

Сигнал логического "0 разрешает прохождение информации с выхода блока

6 памяти по входу D счетчика 7 на выход последнего и, следовательно, на вход блока 6 памяти. При этом,длительность импульсов, поступающих на синхровходы счетчиков 4 и 7, должна быть меньше времени, необходимого на смену информации в блоках 1 и 6 памяти с. момента поступления на их входы нового адреса.

Таким образом, на выходе блока 1 памяти выбрана следующая операционная часть (после Си1), а на выходе блока

6 памяти — следующий адрес (после

СиЗ), по заднему фронту сигнала СиЗ новая (выбранная в блоке 1 памяти и поступившая на вход D регистра 2 операционная часть следующей микрокоманды) переписывается в регистр 2 микрокоманд и поступает на выход 14 устройства для выполнения. Так осуществляется безусловный переход на неусловной мик,рокоманде.

Рассмотрим работу устройства в случае выполнения условных микрокоманд.

Пусть микрокоманда, записанная задним фронтом сигнала СиЗ в регистр 2 микрокоманд, условная, т.е. значение выхода 33 регистра 2 микрокоманд— логическая "1".

При этом в устройстве возможны две ситуации: значения выхода мультиплексора 3 условий и выхода признака типа перехода регистра 2 микрокоманд однозначны (т.е. Оба равны логической " 1"

21. 6

5 13040

Или оба - логическому "0"); значения выхода мультиплексора 3 условий и выхода признака типа перехода регистра

2 микрокоманд неоднозначны (1 0 или 0,1).

Рассмотрим работу устройства в первой ситуации.

Пусть значения выхода мультиплексора 3 условий и выхода признака типа перехода регистра 2 микрокоманд одно- ig значны и равны логическому "0". В . этом случае значение выхода сумматора

21 по модулю два равно логическому

"0". Значение выходов элементов И 22, . 23, 25 равно логическому "0", так как 15 хотя бы на одном из входов каждого из них присутствует сигнал логического "0". На выходе элемента И 24 — логическая "1" так как на одном из его входов — сигнал логической " 1" с выхода элемента НЕ 17,,а на втором- сигнал логической " 1" с выхода признака типа микрокоманды регистра 2 микрокоманд.

По переднему фронту сигнала Си1 25 значение выхода счетчика 4 изменяется (увеличивается на единицу), в блоке.

i памяти выбирается следующая за выполняемой микрокоманда.

При поступлении сигнала Си2 по вхо — 30 ду 10 устройства на выходе элемента

И 27 устанавливается сигнал логической "1" длительностью, равной длительности Си2, так как на одном из его входов сигнал логической "1" с входа .10(Си2) устройства, а на втором— сигнал логической "1" с выхода элемента НЕ 18 (сигнал логического "0" с выхода 32 регистра 2 микрокоманд через элементы НЕ 15, И 22 и НЕ 18). 10

Сигнал логической "1" с выхода элемента И 27 через элемент ИЛИ 31 поступает на соответствующий выход блока

5. Длительность этого сигнала равна длительности тактового сигнала Си2.

Сигнал логической "1", поступая на счетный вход счетчика 7, увеличивает

его содержимое на единицу. По полученному таким образом выходному состоянию счетчика 7 в блоке 6 памяти ,выбирается следующая линейка, содержимое которой поступает на информационные входы D счетчиков 4 и 7..

При поступлении сигнала СиЗ по входу 11 устройства на выходе элемен- 55 та И 28 устанавливается сигнал логической "1",,так как на одном из его входов — сигнал логической "1" с вхоца

11 (СиЗ) устройства, а на втором— сигнал логической "1" с выхода признака типа микрокоманды регистр" 2 микрокоманд. Сигнал логической "1" дли тельностью, равной длительности СиЗ, с выхода элемента И 28 через второй вход элемента ИЛИ 31 поступает на счетный вход счетчика 7 адреса, увеличивая содержимое последнего еще на единицу (передним фронтом СиЗ). По данному выходному состоянию счетчика

7 в блоке 6 памяти выбирается следующая (за выбранной по Си2) линейка, содержимое которой поступает на вход D счетчиков 4 и 7.

Задним фронтом сигнала СиЗ содержимое выхода блока 1 памяти переписывается в регистр 2 микрокоманд и поступает на выход.14 устройства для выполнения.

Так осуществляется выбор адреса следующей микрокоманды микропрограммы при выполнении условий микрокоманды и естественном порядке следования микрокоманд.

По "+1" относительно адреса выполняемой микрокоманды — содержимого счетчика 4 адреса в блоке 1 памяти (с поступлением Си1) выбирается операционная часть следующей микрокоманды микропрограммы, а по "+2" относительно адреса — содержимого счетчика

7 адресов (переходов) в блоке б памяти (с поступлением Си2 и СиЗ) выбирается линейка с адресом следующего перехода, Работа устройства при единичном значении выхода мультиплексора 3 логических условий и выхода 32 регистра

2 микрокоманд аналогична описанной.

Рассмотрим работу устройства во второй ситуации.

Пусть значения выхода мультиплексора 3 условий и выхода признака типа перехода регистра 2 микрокоманд неоднозначны (1,0 или О,i), Это означает, что на входы сумматора 21 по модулю два поступают неоднозначные сигналы и на выходе сумматора 21 устанавлива" . ется сигнал логической "1".

С поступлением сигнала Си1 значение счетчика 4 начнет увеличиваться на единицу. Одновременно с выхода сумматора 21 сигнал логической "1" поступает на один из входов элемента

И 25, на втором входе также присутствует сигнал логической "1" с выхода признака типа микрокоманды регистра

2 микрокоманд (так как выполняемая микрокоманда условная). В результате

1304021 на выходе элемента И 25 устанавливается сигнал логической " 1".

Через элемент ИЛИ 30 сигнал логической "1" поступает на один из входов элементов И 29 и 26, а так как 5 . на втором входе элемента И 26 присутствует сигнал логической "1" с входа

9 устройства (вход Си1), то на выходе элемента И 26 устанавливается сигнал логической "1", поступающий через эле-!0 мент НЕ 19 уже как сигнал логическоtt0l t

Поступая с выхода элемента НЕ 19 на синхровход счетчика 4 адреса сигнал логического "0" осуществляет запись информации (адрес .следующей микрокоманды) с выхода блока 6 памяти адресов переходов в счетчик 4 адреса.

По данному адресу (выходное состояние блока 6 памяти) в блоке ° 1 памяти 20 выбирается соответствующая линейка,содержимое которой представляет собой операционную часть следующей за выполняемой микрокоманды.

При поступлении Си2 на один из входов элемента И 27 (сигнала логической "1") на выходе последнего устанавливается сигнал логической " 1", так как на втором из входов элемента

И 27 также присутствует сигнал логической "1" независимо от конкретного значения (О или 1) выхода признака типа перехода регистра 2 микрокоманд.

С выхода элемента И 27 сигнал логической "1" через элемент ИЛИ 31 по- 35 ступает на счетный вход счетчика 7.

Содержимое последнего увеличивается на единицу. В блоке 6 памяти по этому адресу выбирается линейка, содержимое которой поступает на входы D счетчиков 4 и 7.

При поступлении сигнала СиЗ на один из входов элемента И 29 на выходе последнего устанавливается сигнал. логической " 1", так как на втором входе этого элемента - сигнал логической "1" с выхода элемента ИЛИ 30.

Сигнал логической "1" с выхода элемента И 29 поступает через элемент

НЕ 20 уже как сигнал логического "0". 5О

Поступая на синхровход счетчика 7, этот сигнал разрешает .запись информации с выхода блока 6 памяти по входу

D счетчика 7 в последний. По полученному таким образом адресу в блоке 6 55 памяти выбирается сдедующая линейка, содержимое которой представляет собой адрес следующего перехода.

Так осуществляется выбор следующей микрокоманды и адрес следующего перехода при безусловном переходе на условной микрокоманде: по Си1 значение выхода блока 6 памяти переписывается в счетчик 4 адреса и представляет собой адрес следующей микрокоманды (адрес операционной части ее), по Си2 содержимое счетчика 7. увеличивается на единицу и по полученному таким образом выходному состоянию (адресу) в блоке 6 памяти выбирается соответствующая линейка, содержимое которой представляет собой адрес следующего перехода.

По переднему фронту тактового сигнала СиЗ данное выходное состояние блока 6 памяти переписывается в счетчик ? адреса и поступает на вход блос ка 6 памяти, а операционная часть следующей микрокоманды задним фронтом тактового сигнала СиЗ (вход 11 устройства) переписывается в регистр 2 микрокоманд и поступает на выход 14 устройства для выполнения.

Машинный цикл в устройстве равен в этом случае трем тактовым импульсам: Си1, Си2, СиЗ.

Формула изобретения

Микропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр микрокоманд, первый счетчик адреса, мультиплексор логических условий и элемент НЕ, причем выход блока памяти микрокоманд соединен с информационным входом регистра микрокоманд вход сброса которого со- единен с входом сброса первого счетчика адреса и подключен к входу сброса устройства, синхровход регистра микрокоманд через элемент HE подключен к первому синхровходу устройства, счетный вход первого счетчика адреса подключен к второму синхровходу устройства, адресный вход блока памяти микрокоманд соединен с информационным выходом первого счетчика адреса, выход поля проверки логических условий регистра микрокоманд соединен с управляющим входом мультиплексора логических условий, выход поля микроопераций регистра микрокоманд подключен к выходу устройства, группа входов логических условий устройства подключена к группе информационных входов мультиплексора логических условий, 13040

Пн.

mawmw в, м ewe

8i. и сиу

Ei. 18

he. иривмавю mvmps >щи .ювао рю аю ао 2

Eae . a дгюлу,еф дрдваала mu тмящюа

«re рр гажиеигию 4

Г4ееиаа7ARP ж июию7

Составитель Ю.Ланцов

Техред M.Ходанич Корректор А.Обручар

Редактор И.Бандура

Заказ 1312/49 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

9 о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержи.1 блок памяти адресов, второй счетчик адреса и блок анализа логических условий, содержащий шесть элементов НЕ, сумматор по модулю два, восемь элементов И, два элемента ИЛИ, причем выход признака типа перехода

1 . регистра микрокоманд соединен с входом первого элемента НЕ, с первым 10 входом сумматора по модулю два и с первым входом первого элемента И, второй вход которого соединен с первым входом второго элемента И и с выходом второго элемента НЕ, вход кото- 15 рого соединен с выходом признака типа микрокоманды регистра микрокоманд и с первыми входами третьего и четвертого элементов И, выходы которых соединены с первыми входами соответствен-20 но первого элемента ИЛИ и пятого элемента И, выход первого элемента HF соединен с вторым входом второго элемента И, выход которого через третий элемент НЕ соединен с первым входом шестого элемента И, второй вход которого подключен к третьему синхровходу устройства, выход мультиплексора логических условий соединен с вторым входом сумматора по модулю два, вы21 10 ход которого соединен с вторым входом четвертого элемента И и через четвертый элемент НЕ соединен с вторым входом третьего элемента И, выход первого элемента И соединен с вторым входом первого элемента ИЛИ, выход которого соеДинен с первыми входами седь" мого и восьмого элементов И, выходы которых соответственно через пятый и шестой элементв1 НЕ соединены с синхровходами первого и второго счетчиков адресов, вторые входы пятого и восьмого элементов И подключены к первому синхровходу устройства, второй вход седьмого элемента И подключен к второму синхровходу устройства, выходы пятого и шестого элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого соединен со счетным входом второго счетчика адреса, информационный вхоп второго счетчика адреса соединен с выходом блока памяти адресов и с информационным входом первого счетчика адреса, информационный выход второго счетчика адреса со" единен с адресным входом блока памяти, адресов, .вход сброса второго счетчика адреса соединен с входом сброса устройства.