Микропрограммное устройство управления

 

Изобретение относится к вычислительной технике и может быть использовано при построении управляющих систем. Цель изобретения - повышение быстродействия. Устройство содержит блок 1 памяти микрокоманд, регистр 2 микрокоманд, счетчик 4 ад- ,-реса, блок 5 анализа логических условий, блок 6 памяти адресов, элемент НЕ 8, коммутатор 11 адреса, сумматор 31 адреса и регистр 32 адреса . Использование двух блоков ти, в одном из которых хранят операционные части микрокоманд, а во втором - адреса переходов, позволяет достигнуть цели изобретения. 2 ил. /4 со о 4 О N5 0«Ж/

22 А1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (S1) 4 G 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3803328/24-24 (22) 17. 10.84 (46) 15.04.87. Бюл. 9 14 (72) А.В.Каташев, А.Т.Михацкий, А.В.Панга, В.Н.Петраков и Я.Я.Цветков (53) 681.32(088.8) (56) Майоров С.А., Новиков Г.И. Принципы организации цифровых машин. Л.:

Машиностроение, 1974, с. 215-216, рис. 6.8.

Там же, с. 216-218, рис. 6.9, 6. 10. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕ НИЯ (57) Изобретение относится к вычислительной технике и может быть использовано при построении управляющих систем. Цель изобретения — повышение быстродействия. Устройство содержит блок 1 памяти микрокоманд, регистр 2 микрокоманд, счетчик 4 ад;реса, блок 5 анализа логических условий, блок 6 памяти адресов, элемент НЕ 8, коммутатор 1 1 адреса, сумматор 31 адреса и регистр 32 адреса. Использование двух блоков памяти, в одном из которых хранят операционные части микрокоманд, а во втором — адреса переходов, позволяет достигнуть цели изобретения. 2 ил. ф

f 130402

Изобретение относится к вычислительной технике.и может быть использовано при построении управляющих систем, а также самостоятельных микропрограммных автоматов, операционные 5 части которых в два и более раз превосходят адресные по разрядности.

Цель изобретения — повышение быстродействия.

На фиг. 1 представлена функцио- 10 нальная схема предлагаемого устройства; на фиг. 2 — временные диаграммы, иллюстрирующие его работу.

Микропрограммное устройство управления содержит блок 1 памяти микрокоманд, регистр 2 микрокоманд, мультиплексор 3 логических условий, счетчик 4 адреса, блок 5 анализа логических условий, блок 6 памяти адресов, третий синхровход 7, элемент НЕ 8, 20 первый 9 и второй 10 синхровходы, коммутатор 11 адреса, вход 12 сброса, группу 13 входов логических условий, выход 14.

Блок 5 анализа логических условий содержит второй 15, третий 16, четвертый 17, первый 18 и пятый 19 элементы НЕ, первый элемент И 20, сум— матор 21 по модулю два, пятый 22, 30 шестой 23, седьмой 24, восьмой 25, девятый 26, второй 27, третий 28 и четвертый 29 элементы И, элемент

ИЛИ 30. Кроме того, устройство содержит сумматор 31 адреса и РегистР 35

32 адреса.

На фиг. 2 обозначено:Си1 — сигнал на входе 9; Си2 — сигнал на входе 10;

Си3 — сигнал на входе 7.

Микропрограммное устройство управления работает следующим образом. При наличии сигнала сброса (начального запуска) на входе 12 устройства синхросигналы на входы устройства не поступают. 45

Сигналом по.входу 12 устройства яа входы R установки в ноль регистра 2 микрокоманд, счетчика 4 и регистра 32 адреса оба регистра и счетчик устанавливаются в исходное, например нулевое, состояние. По исходным (нулевым) выходным состояниям счет чика 4 и регистра 32 адреса в блоках 1 и 6 памяти выбираются соот ветственно нулевые линейки. Содержимое нулевой линейки блока 1 памяти поступает на информационный вход

Р регистра 2 микрокоманд, а содержимое нулевой линейки блока 6 памяти

2 2 адресов (переходов) — на вход D счетчика 4. Так как при наличии сигнала начального запуска не вырабатываются тактовые сигналы Си1, Си2, то указанные выходные состояния блоков

1 и 6 далее не проходят.

По исходному (нулевому) состоянию регистра 2 микрокоманд на выходе 14 устройства на выходах регистра 2 микрокоманд установятся значения логического "0 °

В результате на выходе элемента

И 22 установится сигнал логической

"1" (так как значения выходов регистра 2 через элементы НЕ !5, 16, уже как логические единицы, поступают на вход данного элемента И).

На выходах элементов И 23-25 логический "0", так как хотя бы на одном из входоа каждого из этих элементов присутствует сигнал логического 0

Сигнал логической "1" с выхода элемента И 22 через элемент НЕ 18 логическим "0 поступает на один из входов элементов И 27, 29, На выходе элемента НЕ 19 установится сигнал логической " 1". Следовательно, на счетном входе счетчика 4 — логическций "0", а на синхровходе - логическая "1", на входе Р (переноса) и младшем разряде группы В информационных входов сумматора 31 логические "0"; на синхровходе регистра 32 — логический "0" и на управляющем входе С коммутатора 11 также логический "0".

Последний означает, что выход коммутатора 11 переключен на его вход А, т.е. на выход сумматора 31, так как исходное выходное состояние регистра 32 адреса — нулевое, то на выходе сумматора 31 также нулевое состояние. Данное состояние сумматора

31 поступает на вход А коммутатора 11 и на информационный вход блока 6 памяти, в котором выбирается соответственно нулевая линейка. Содержимое нулевой линейки блока 6 памяти поступает на вход D счетчика 4 и на вход В коммутатора 11 (но на выход последнего не проходит, так как на входе С коммутатора — логический "О").

По нулевому исходному состоянию счетчика 4 в блоке 1 памяти выбрана соответственно нулевая линейка, содержимое которой поступает на вход

D регистра 2 микрокоманд.

1304022

Описанное состояние устройстваисходное его состояние (состояние при наличии сигнала начального запуска на входе 12 устройства и отсут-ствии тактовых сигналов).

При снятии сигнала начального запуска устройство синхронизации (не показано) вырабатывает первый тактовый сигнал Си1 (по входу 9 устройства).

Передним фронтом Си1 значение счет- fp чика 4 по его счетному входу увеличивается на единицу, т.е. становится равным единице (так как быпо равно

"0"). В блоке 1 памяти выбирается соответственно первая линейка, ее 15 содержимое поступает на вход D регистра 2 микрокоманд. Так как хотя бы на одном из входов элементов

И 27-29, И 20 присутствует сигнал логического "0, то при исходном 2р (нулевом) состоянии регистра 2 микрокоманд состояние выходов этих элементов И с поступлением сигнала Си3 (последний появляется после прохождения первого тактового сигнала Си1 и 25 заканчивается после прохождения сигнала Си2, т.е. перекрывает последнийсм. диаграммы на фиг. 2) и сигнала

Си2 не меняется, так как остается равным логическому "0" на выходе 30 каждого из элементов И 27-29, И 20.

Задним фронтом сигнала Си2 (по входу 10 устройства),поступающего на синхровход регистра 2 микрокоманд, содержимое первой линейки блока 1 памяти переписывается в регистр 2 микрокоманд и поступает на выход 14 устройства, на вход А мультиплексора и на выходы признаков типов перехода и микрокоманд регистра 2 микро- 40 команд для исполнения.

В зависимости от соотношения значений выходов признаков типов перехода и микрокоманды регистра 2 микрокоманд и. значения выхода мультиплек- 45 сора 3 логических условий возможны четыре ситуации — две для условных и две для неусловных микрокоманд.

Рассмотрим обе возможные ситуации при выполнении неусловной микрокоман-5р ды (значение выхода признака типа микрокоманды регистра 2 микрокоманд— логический "0") .

Ь

В зависимости от значения выхода признака типа перехода регистра 2 микрокоманд (значение выхода мультиплексора 3 в этом случае безразлично) в устройстве возможны две ситуации.

Значение выхода признака типа перехода регистра 2 микрокоманд равно логическому "0". Тогда по Си1 счетчик 4 увеличивает свое выходное значение на единицу, в блоке 1 памяти выбирается новая линейка по данному выходному состоянию счетчика 4, содержимое этой линейки поступает на вход D регистра 2 микрокоманд, состояние выходов элементов И 27, 2S, 29 и 20 равно логическому "0", а состояние выхода элемента НЕ 19 равно логической " 1" и с появлением Си3 и Си2 не меняется.

Машинный цикл равен в этом случае двум тактам, сиена микрокоманд осуществляется задним фронтом второго тактового сигнала Си2.

В данном состоянии имеет место естественный (по "+1") способ адресации.

2. Значение выхода признака типа перехода регистра 2 микрокоманд равно логической "1" (последнее означает, что необходимо выполнить безусловный переход на неусловной микрокоманде).

В этом случае на выходе элемента

И 23 установится сигнал логической

"f" так как на обоих входах его присутствуют сигналы логической " 1".

Через элемент ИЛИ 30 сигнал логической "1" с выхода элемента И 23 поступает на один из входов элементов

И 26, 20.

При поступлении сигнала Си1 по входу 9 устройства на выходе элемента

И 26 установится сигнал логической и п

1, поступающий через элемент HE 19 уже как сигнал логического 0".

В результате при поступлении тактового сигнала Си1 по входу 9 устройства на счетном входе счетчика 4 появляется сигнал логической "1", передний фронт которого начинает увеличивать выходное значение счетчика 4 на единицу, а на синхровходе счетчика 4 — сигнал логического "0", действующий всей длительностью этого импульса.

Таким образом, при поступлении Си1 состояние выхода счетчика 4 определяется значением его входа D, т.е ° осуществляется запись информации с выхо- да блока 6 в счетчик 4 по его входу

D (запись осуществляется всей длительностью сигнала логического "0", поступающего на вход С счетчика 4).

5 13040

Так как к моменту появления тактового сигнала Си1 значения входа Р

I и младшего разряда группы входов В сумматора 31 равны логическому "0", на выходе блока 6 памяти присутствует содержимое линейки этого блока, выбранной в нем по адресу — выходному состоянию регистра 32 адреса.

Кроме того, сигнал логической " 1" с выхода признака типа перехода ре- 10 гистра 2 микрокоманд через элементы

НЕ 15, И 22 и HE 18 поступает на один из входов элементов И 27, 29. На одном из входов элемента И 28 присутствует сигнал логического "0 с выхода 15 элемента И 24, а на одном из входов элемента И 20 — сигнал логической "1" с выхода элемента ИЛИ 30, С поступлением сигнала СиЗ (на входе 7 устройства) на выходе элемен- 20 та И 27 устанавливается сигнал логической "1", который поступает на вход Р сумматора 31 и увеличивает его содержимое на единицу относительно выходного состояния регистра 32 адре- 25 са. По полученному выходному состоя-. нию сумматора 31 н блоке 6- выбирается следующая линейка, содержимое которой поступает на вход В коммутатора 11, на управляющий вход С которого посту- 30 пает сигнал лоническай "1" с выхода элемента И 20 (на первом его входе логическая " 1" с входа 7, а на втором — логическая "1" с выхода элемента ИЛИ 30). Таким образом, на выходе коммутатора 11 устанавливается значение выхода блока 6.

При поступлении переднего фронта сигнала Си2 па входу 10 устройстна на выходе элемента И 29 появляется 40 сигнал логической "1", так как теперь на обейх его входах присутствуют сигналы логической "1".

Сигнал логической "I" с выхода элемента И 29 поступает на синхра- 45 вход регистра 32 и передним фронтом записывает содержимое выхода блока 6 в регистр 32 адреса.

Данное выходное состояние регистра . 32 является новым адресом для блока 6 50 после безусловного перехода по микропрограмме в блоке 1. Таким образам, за счет изменения значения счетчика 4 по сигналу Си1 осуществляется безусловный переход на неусловной микрокоманде: по Си1 в счетчик 4 записыватеся содержимое линейки блока 6 памяти адресов (переходов), выбранной по адресу - выходному состоянию ре22 6 гистра 32 адреса, проходящему через сумматор 31 без изменения и представляющему собой адрес безусловного перехода, по которому н блоке 1 памяти выбирается соответствующая линейка, затем по СиЗ выходное значение сумматора 31 увеличивается на единицу и через коммутатор 11 (по входу В его) содержимое следующей линейки блока 6 (по переднему фронту Си2) перепишется в регистр 32 адреса, представляя собой адрес ппя выбора следующей линейки в блоке 6 памяти адресов (перехо" дав) .

Рассмотрим далее дне возможные ситуации в устрайстне в случае выполнения условной микрокаманды (выхад признака типа микракаманды регистра 2 микрокаманд. — логическая "I"). В этом случае значение выхода признака типа перехода регистра 2 микрокоманд может иметь значение логического "0" или логической "1", а значение выхода мультиплексора 3 логических условий определяется (как обычно) условиями, поступающими на его информационные входы па группе входон 13 устройства.

Выбор пути формирования адреса следующей микрокаманды микропрограммы определяется соотношением значений выхода признака типа перехода регистра 2 микрокоманд и выхода мультиплексора 3.

Пусть значение ныхада признака типа перехода регистра 2 — логический

"0", значение выхода мультиплексоца 3 условий — также логический ноль, т.е ° совпадают (однозначны).

В этом случае на выходе сумматора

21 по модулю дна присутствует сигнал логического "0", так как сигналы на входах суыматара 2 I однозначны.

Через элемент HE 17 этот сигнал, уже как сигнал логической единицы, поступает на один из входов элемента

И 24, на втором нходе этого элемента присутствует сигнал логической "1" с выхода признака типа микракоманды регистра 2 микрокоманд (так как рас-л сматриваем случай выполнения условий .: микракаманды) . На выходе элемента

И 24 — сигнал логической " 1", который поступает на первый вход элемента

И 28. С выхода элемента НЕ 18 сигнал логической "1" поступает на первые входы элементов И 27., 29 (на выходах элементов И 22, 23Ä 25 присутствуют сигналы логического "0"), 7 13040

При поступлении переднего фронта тактового сигнала Си1 по входу 9 устройства на счетный вход счетчика

4 значение выхода его увеличивается на единицу. В блоке 1 памяти по дан— ному адресу (полученное выходное состояние счетчика 4) выбирается следующая линейка, содержимое которой (следующая микрокоманда микропрограммы) поступает на вход D регистра 2 микро- 10 команд (но до поступления тактового сигнала Си2 не переписывается в регистр 2 микрокоманд).

При поступлении переднего фронта управляющего сигнала Си3 на выходах элементов И 27, 28 появляются сигналы логической "1", поступающие соответственно на вход P (переноса) и младший разряд группы В информационных входов сумматора 31. В результате 20 на выходе сумматора устанавливается значение, увеличенное на два по сравнению с предыдущим, равным выходному значению регистра 32.адреса.

При поступлении переднего фронта тактового сигнала Си2 на второй вход элемента И 29 (на первом входе которого — сигнал логической "1" с выхода элемента НЕ 18) на выходе последнего появляется сигнал логической "1" дли- 30 тельностью, равной длительности Си2.

Этот сигнал поступает на синхровход регистра 32 адреса, записывая передним фронтом по его входу D информацию, поступающую с выхода сумматора 35

31 через коммутатор 11 (по его входу

А), так как на входе С последнего присутствует сигнал логического "0" .

В результате выходное состояние сумматора 31, отличающееся от преды- 40 дущего на два, по переднему фронту тактового сигнала Си2 переписано в регистр 32 адреса, а по заднему фронту Си2. следующая микрокоманда (выб-. ранная в.блоке 1 памяти по адресу — 45 выходному состоянию счетчика 4 при поступлении Си1) с входа D регистра 2 микрокоманд переписывается в последний. Так осуществляется естественный способ адресации при выполнении ус- 50 лианой микрокоманды.

При единичном значении (логическая

" 1") выходов мультиплексора 3 логических условий и выхода признака типа 55 перехода регистра 2 микрокоманд рабо1 та устройства аналогична описанной, т.е. осуществляется естественный способ адресации: в блоке 1 памяти по

22 8

"+1", а в блоке 6. памяти адресов (пе— ре ходов) — по "+2" .

Рассмотрим вторую ситуацию для случая выполнения условной микроком анды.

Пусть значения выходов мультиплек-! сора 3 логических условий и выхода признака типа перехода регистра 2 микрокоманд неоднозначны, т. е. когда один имеет на выходе логическую " 1, второй — логический 1 0, и наоборот.

В этом случае на выходе сумматора

21 по модулю два установится сигнал логической "1" (так как сигналы на входах сумматора 21 неравнозначны).

Этот сигнал логической "1" поступает на один из входов элемента И 25, на втором входе которого присутствует сигнал логической "1" с выхода приз<нака типа микрокоманды регистра 2 микрокоманд. Следовательно, на выходе элемента И 25 устанавливается сигнал логической 1, который через элемент

ИЛИ 30 поступает на один из входов элементов И 26 и 20.

При поступлении переднего фронта тактового сигнала Си1 по входу 9 устройства на счетный вход счетчика 4 состояние последнего начинает изменяться.

Одновременно (при поступлении Си1) на выходе элемента И 26 устанавливается сигнал логической " 1", так как на обоих его входах присутствуют сигналы логической единицы (на одном входе Си1, на втором — сигнал логической "1" с выхода сумматора 21 через элементы И 25 и ИЛИ 30). В результате на выходе элемента HE 19 устанавливается сигнал логического

"0" длительностью Си1. Этот сигнал, поступая на синхровход счетчика 4, осуществляет запись информации с выхода блока 6 памяти (по входу D счетчика 4), значение выходов элементов

И 27-29, И 20 при наличии Си1 равно логическому "0".

В результате на выходе счетчика 4 устанавливается содержимое линейки блока 6 памяти адресов, выбранной в последнем по адресу — выходному состоянию регистра 32 адреса (сумматор

31 изменений не вносит, так как на его входах Р и В при наличии сигнала

Си1 присутствуют сигналы логического

"0"). По полученному таким образом адресу — выходному состоянию счетчика 4 в блоке. 1 памяти выбирается

9 13040 линейка, содержимое которой поступает на вход D регистра 2 микрокоманд (но до поступления тактового сигнала

Си2 не переписывается в регистр 2) .

При поступлении сигнала СиЗ IIo входу 7 устройства на выходе элемента

И 27 появится сигнал логической "1", поступающий на вход P переноса сумматора 31. Длительность этого сигнала равна длительности сигнала СиЗ. 50

В результате на выходе сумматора

31 установится значение, равное выходному значению регистра 32 адреса плюс единица и представляющее собой адрес, по которому в блоке 6 памяти выбирается следующая линейка. Содержимое этой линейки с выхода блока 6 памяти поступает на вход D счетчика 4 и на вход В (второй информационный .вход) коммутатора 11. 20

Одновременно (с момента поступления сигнала СиЗ) на выходе элемента

И 20 устанавливается сигнал логической "1", поступающий на вход С (управляющий вход) коммутатора 11, пере- 25 ключающий его выход на собственный вход В. С поступлением переднего фронта тактового сигнала Си2 по входу 10 устройство на выходе элемента

И 29 установится сигнал логической 30

"1",. так как на обоих входах его присутствуют сигналы логической "1" (на одном входе — с выхода элемента HE 18, на втором - с входа 10 устройства).

Сигнал логической "1" с выхода элемента И 29 поступает на синхровход регистра 32 адреса . Передним фронтом этого сигнала осуществляется запись информации с входа В коммута-. тора 11, через последний — в регистр

32 адреса (по его входу D).

По данному адресу (по выходному состоянию регистра 32) в блоке 6 памяти будет выбрана новая линейка, содержимое которой является адресом 45 следующего безусловного перехода на условной или неусловной микрокоманде данного устройства.

Формула из обретения

Микропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр микрокоманд, счетчик адреса, мультиплексор логических условий и элемент HE причем входы сброса регистра микрокоманд и счетчика адреса подключены к входу сброса устройства, информационный вход ре22 1Î гистра микрокоманд соединен с выходом блока памяти микрокоманд, адресный вход которого соединен с информационнымм выходом сче тчика адре са, сче тный вход которого подключен к первому синхровходу устройства, синхровход регистра микрокоманд подключен через элемент НЕ к второму синхровходу устЪ ройс тва, выходы поля микроопераций и поля проверки Логических условий регистра микрокоманд подключены соответственно к выходу устройства и к управляющему входу мультиплексора логических условий, группа информационных входов которого подключена к группе входов логических условий уатройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия оно содержит блок памяти адресов, регистр адреса, сумматор адреса, коммутатор адреса и блок анализа логических условий, содержащий пять элементов НЯ, сумматор по модулю два, девять элементов И и элемент ИЛИ, причем вход сброса регистра адреса подключен к входу сброса устройства, информационный вход счетчика адреса соединен с выходом блока памяти адресов и с первым информационным входом коммутатора адреса, второй информационный вход которого соединен с адресным входом блока памяти адресов и с выходом сумматора адреса, первая группа информационных входов которого соединена с группой выходов регистра адреса, информационный вход которого соединен с выходом коммутатора адреса, управляющий вход которого соединен с выходом первого элемента И, первый вход которого соединен с первыми входами второго и третьего элементов И и подключен к третьему синхровходу устройства, выходы второго, третьего и четвертого элементов

И соединены соответственно с входом переноса сумматора адреса, с информационным входом младшего разряда второй группы информационных входов сумматора адреса и с синхровходом регистра адреса, информационный вход старших разрядов второй группы информационных входов, сумматора адреса подключен к шине нулевого потенциала устройства, первый вход четвертого элемента И подключен к второму синхровходу устройства, вторые входы второго и четвертого элементов И соединены с выходом первого элемента

НЕ, вход которого соединен с выходом

1еэг. лтанлю йУ И1

Ю.1д Мг

Ю.7 СНЛ

Вииадяриэнана mund лрреюада геис лре 2

Жеадлрсащли mund нинранамаиЪрчяии аа 2

Ьааа мулэтилленеало 3

1 « мжныи ха гугтнина 4

Гикгра на

Cvrmvvncr 4двчт7 элемент иП

Выход элемента й28 дикад элемент@ Vif

Вклад элгмеити я?0

Фие Я

Составитель Ю. Ланцов

Техред М.Ходанич

Редактор М. Бандура

Корректор М. немчик

Заказ 1312/49

Тираж 673

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

ll !3040 пятого элемента И, первый вход которого соединен с выходом второго элемента НЕ, вход которого соединен с первым входом шестого элемента И, с первым входом сумматора по модулю два и с выходом признака типа перехода регистра микрокоманд, выход признака типа микрокоманды которого соединен с первыми входами седьмого и восьмого элементов И и через третий 10 элемент НЕ с вторыми входами пятого и шестого элементов И, второй вход седьмого элемента И соединен с выходом четвертого элемента НЕ, вход которого соединен с вторым входом вось- 15 мого элемента И и-выходом сумматора

22 l2 по модулю два, второй вход которых соединен с выходом мультиплексора логических условий, выходы шестого и восьмого элементов И соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с вторым входом первого элемента И и с первым входом девятого элемента И, второй вход и выход которого подключены соответственно к первому синхровходу устройства и к входу пятого элемента НЕ, выход которого соединен с синхровходом счетчика адреса, выход седьмого элемента И соединен с вторым входом третьего элемента И.