Двоично-десятичный сумматор

 

Изобретение относится к вычислительной технике и может быть использовано для сложения двоично-десятичных чисел в арифметических устройствах ЦВМ. Целью изобретения является Новьшзение быстродействия двоично-десятичного сумматора за счет исключения зависимости значения десятичного переноса в старший разряд от его значения из младшего разряда. Результат вычислений представляется в избыточном знакоразрядном коде, а операндами сумматора могут быть либо два числа в обычном двоично-десятичном представлении , закодированных кодом 8Д21, либо одно десятичное число и одно избыточное , которое Может быть результатом предьщущих вычислений. Двоичнодесятичный сумматор содержит входную тетраду двоичных сумматоров, выходную тетраду двоичных сумматоров и блок формирования переноса. Отличительная особенность заключается в отсутствии связи между входом десятичного переноса и блоком формирования переноса, а также в том, что блок формирования переноса содержит дополнительный элемент И и элемент И-НЕ. 1 ил. I (Л со о СП О5 05

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (I9I SU ((I1 1

Ai (51)4 G 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А BTOPCHOIVIV СВИДЕТЕЛЬСТВУ (21) 3879495/24-24 (22) 03.04.85

, (46) 23.04.87. Бюл. N- 15 (71) Кишиневский политехнический институт им. С. Лазо (72) В.С. Гыскэ и С.Л. Ротарь (53) 681.325.5 (088.8) (56) Рабинович З,Л., Романаускас В.А.

Типовые операции в вычислительных машинах. — К.: Техника, 1980, с. 98, рис. 7б.

Самофалов К.Г, Корнейчук В.Н., Тарасенко В.П. Цифровые электронные вычислительные машины. — К.: Высшая школа, 1983, с. 143, рис. 3.41а. (54) ДВОИЧНО-ДЕСЯТИЧНЫЙ СУМИАТОР (57) Изобретение относится к вычислительной технике и может быть использовано для сложения двоично-десятичных чисел в арифметических устройствах ЦВМ, Целью изобретения является повышение быстродействия двоично-десятичного сумматора за счет исключения зависимости значения десятичного переноса в старший разряд от его значения из младшего разряда. Результат вычислений представляется в избыточном знакоразрядном коде, а операндами сумматора могут быть либо два числа в обычном двоично-десятичном представлении, закодированных кодом 8421, либо одно десятичное число и одно избыточное, которое может быть результатом предыдуших вычислений. Двоичнодесятичный сумматор содержит входную тетраду двоичных сумматоров, выходную тетраду двоичных сумматоров и блок формирования переноса. Отличительная g

9 особенность заключается в отсутствии связи между входом десятичного переноса и блоком формирования переноса, а также в том, что блок формирования переноса содержит дополнительный элемент И и элемент И-НЕ. 1 ил.

1305664 2 на выходе элемента И 16 устанавливается единица. Перенос, который поступает из предыдущего разряда двоичнодесятичного сумматора на вход 19, добавляется на вход одноразрядного сумматора 5, 1

Изобретение относится к вычислительной технике и может быть использовано для сложения двоична-десятичных чисел в арифметических устройствах ЦВМ: 5

Цель изобретения — увеличение быстродействия, На чертеже приведена схема одной тетрады двоично-десятичного сумматора.

Тетрада двоична-десятичного сумма- 10 тора содержит восемь одноразрядных сумматоров 1-8, входы 9 и 10 данной тетрады соответственно первого и второго операндов, выходы 11 результата, выход 12 переноса в следующую тетраду,15 четыре элемента И 13- 16, элемент ИЛИ

17, элемент И-НЕ 18, вход 19 переноса из предыдущей тетрады.

Сумматор работает следующим образом, 20

На четырехразрядные входы 9 и 10 подаются цифры первого и второго операндов соответственно. При этом первый операнд всегда представлен в десятичной форме, а второй — либо в десятичной, либо в избыточной с алфавитом допустимых цифр (-1) — (9) . Второй операнд может быть результатом предыдущих вычислений. Положительные цифры кодируются двоично-десятичным кодом 8421, а код -1 является 1111.

На выходах сумматоров 1-4 образовывается промежуточная сумма цифр операндов. Она может получать значения (-1) — (18). В зависимости от ее ве— личины вырабатываетСя значение десятичного переноса. Если промежуточная сумма находится в пределах (-1) — (8) значение переноса равно нулю, Если 40 ее значение больше 8, перенос равен единице. Определение значения переноса в схеме реализовано элементами

И 13-15 и ИЛИ 17. Если цифра второго операнда равна -1, на выходе элемен- 45 та ИЛИ 17 находится 1. Однако десятичный перенос должен быть равен нулю, так как промежуточная сумма не может быть больше 8. Поэтому выход элемента ИЛИ 17 соединен с первым вхо-50 дом элемента И 16, другой вход которого подключен к выходу элемента И-НЕ

18, вхоцы которого соединены с двумя старшими разрядами входа второго oneðàíÐà. В случае, когда цифра втор о операнда равна -1, обеспечивается равенство нулю десятичного переноса.

В сумматорах 5-8 промежуточная сум ма корректируется кодом 0110, если

Окончательная сумма получается на выходах сумматоров 5-8,которые образуют ее четырехзарядный код. Вход и выход десятичного переносов используются для связи между разрядами при организации многоразрядного двоичнодесятичного сумматора.

Формула изобретения

Двоично-десятичный сумматор, содержащий в каждой тетраде семь одноразрядных сумматоров, два элемента И и элемент ИЛИ, причем первые информационные входы первого, второго, третьего и четвертого одноразрядных сумматоров соединены с входами соответствующих разрядов первого операнда сумматора, вторые информационные входы первого, второго, третьего и четвертого одноразрядных сумматоров соединены с входами соответствующих разрядов второго операнда сумматора, выходы переноса первого, второго, третьего одноразрядных сумматоров соединены соответственно с входами переноса второго, третьего, четвертого одноразрядных сумматоров, выход суммы второго одноразрядного сумматора соединен с первым информационным входом пятого одноразрядного сумматора и первым входом первого элемента И, второй вход которого соединен с первым входом второго элемента И, выходом суммы четвертого одноразрядного сумматора и первым информационным входом шестого одноразрядного сумматора, второй вход второго элемента И соединен с выходом суммы третьего одноразрядного сумматора и первым информационным входом седьмого одноразрядного сумматора, первый, второй и третий входы элемента ИЛИ соединены соответственно с выходом переноса четвертого одноразрядного сумматора, выходом первого элемента И и выходом второго элемента И, выходы переноса пятого и седьмого одноразрядных сумматоров соединены соответственно с входами переноса седьмого и шестого одноразрядных сумматоров, выходы суммы пятого, седьмого и шестого одноразрядных суммато1305б64

Составитель М. Есенина

Редактор Н. Рогулич Техред Л.Олейник

Корректор С Черни

Заказ 1452/46 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 ров соединены соответственно с выходами второго, третьего и четвертого разрядов результата данной тетрады сумматора, отличающийся тем, что, с целью увеличения быстродействия, в каждую тетраду введены восьмой одноразрядный сумматор, третий и четвертый элементы И, элемент И-НЕ, причем выход суммы первого одноразрядного сумматора соединен с первым входом 10 третьего элемента И и первым информационным входом восьмого одноразрядного сумматора, второй информационный вход которого соединен с входом переноса из предыдущей тетрады сумматора, 15 второй вход первого элемента И соединен с вторым входом третьего элемента И, выход которого соединен с чет I вертым входом элемента ИЛИ, выход хоторого соединен с первым входом четвертого элемента И, второй вход кото рого соединен с выходом элемента И-НЕ, первый и второй входы которого соединены соответственно с входами четвертых разрядов первого и второго операндов данной тетрады, выход первого разряда результата сумматора соединен с выходом суммы восьмого одноразрядного сумматора, выход переноса которого соединен с входом переноса пятого одноразрядного сумматора, выход четвертого элемента И соединен с вторыми информационными входами пятого и седьмого одноразрядных сумматоров и выходом переноса в следующую тетраду сумматора.