Устройство для сложения 2 @ чисел

 

Изобретение относится к вычислительной технике, а именно к вычислительным системам параллельной обработки данных, может быть использовано при выполнении операций суммирования чисел и определения максимального или минимального числа из массива чисел. Цель изобретения - расширение функциональных возможностей устройства за счет увеличения диапазона представления суммирующих чисел. В устройство, содержащее 2т блоков 1 суммирования, введены 2га блоков коммутации 3, каждый из которых соеданен магистралью данных 4 между собой и с соответствующим блоком суммирования, каждый из последующих блоков суммирования соединен с входом Занятость и входом Признак равенства предыдущего блока суммирования , 4 ил. S (Л 00 о 4 СЛ 05 Фиг.

СО1ОЗ СО8ЕТСНИХ

РЕСПУБЛИК

O% (И) (5114 G 06 P.7 50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A STOPGHOMV СВИДЕТЕЛЬСТВУ

Фиг. 7

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 3998380/24-24 (22) 26.12.85 (46) 30,04.87. Бюл. Ф 16 (72) А, И, Садовникова, Ф, 10. Трутце и В. А. Меркулов (53) 681. 325. 5 (088. 8) (56) Авторское свидетельство СССР

У 1183959, кл. G 06 Р 7/50) 1984.

Авторское свидетельство СССР

Ф 1182512, кл, G 06 Р 7/50, 1984.

1 (54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ 2ш

ЧИСЕЛ (57) Изобретение относится к вычислительной технике, а именно к вычислительным системам параллельной обработки данных, может быть использовано при выполнении операций суммирования чисел и определения максимального или минимального числа иэ массива чисел, Цель изобретения — расширение функциональных возможностей устройства за счет увеличения диапазона представления суммирующих чисел.

В устройство, содержащее 2m блоков

1 суммирования, введены 2m блоков коммутации 3, каждый из которых соединен магистралью данных 4 между собой и с соответствующим блоком суммирования, каждый из последующих блоков суммирования соединен с входом "Занятость" и входом "Признак равенства™ предыдущего блока суммирования, 4 ил.

1307456

Изобретение относится к вычислительной технике, в частности к вычислительным системам параллельной обработки данных, и предназначено для параллельного выполнения операций суммирования чисел и определения максимального или минимального чис" ла иэ массива чисел.

Цель изобретения - расширение функциональных возможностей путем увеличения диапазона представления суммируемых чисел.

На фиг, 1 представлена функциональная схема устройства для сложе- ния 2m чисел; на фиг. 2 - функциональная схема блока суммирования; на фиг ° 3 — функциональная схема блока коммутации; на фиг. 4 — функцио.нальная схема блока управления блока суммирования.

Устройство сложения 2m чисел содержит 2m блоков 1 суммирования, соединенных управляющими шинами 2, 2m блоков 3 коммутации, каждый из которых соединен информационным входом 4 между собой и с соответствующим блоком 1 суммирования, каждый из последующих блоков 1 суммирования соединен с предыдущим входом 5 "Занятость" и входом 6 "Признак равенства", каждый блок 1 суммирования выходом 7 соединен с входом управления соответствующего блока коммутации.

Блок суммирования 1 содержит регистр 8 хранения исходного числа, блок элементов И 9, регистр 10 команд, дешифратор 11 команд, генератор 12, распределитель 13 импульсов, регистр 14 адреса, схему 15 сравнения, схему 16 поразрядного сравнения, сумматор 17, блок 18 управления, схему 19 сравнения порядков, сумматор 20 порядков, группа выходов 21 блока управления которого соединена с первыми группами входов блока элементов И 9, схемы 19 сравнения порядков, регистра 8, сумматора 17, схемы 16 поразрядного сравнения, регистра 14 адреса и группой выходов блока 18 управления, группу выходов 22 распределителя импульсов, выход 23 распределителя импульсов, выход 24 схемы сравнения 15, первый выход 25 блока управления, группу выходов 26 регистра адреса, первый управляющий вход 27 блока управления, выход 28 регистра команд, выход 29 дешифратора команд, выход 30 признака совпадения адреса схемы поразрядного сравнения, шестой управ" ляющий вход 31 блока управления, выход 32 генератора импульсов, выход

33 сумматора порядков и третью груп- пу. входов 34 сумматора, Блок 3 коммутации содержит и коммутаторов (где n - -разрядность магистрали данных), каждая из которых содержит первый 35 и второй 36 триг.геры, первый Э7 и второй 38 магистральные элементы, первый 39, второй

40, третий 41 четвертый 42 и пятый

43 элементы И; первый 44, второй 45 и третий 46 элементы ИЛИ-НЕ, первый

47 и второй 48 элементы ИЛИ и элементы НЕ 49 и 50.

Блок управления содержит первый

20 .

51 -двадцать четвертый 74 элементы И, первый 75, второй 76 и третий 77 элементы ИЛИ, первый 78, второй 79, третий 80, четвертый 81 и пятый 82 триггеры.

Устройство работает следующим образом.

Процедура параллельного суммирования сводится к выполнению следующих команд. Присвоение адреса

"Запись информации", "Установка блока коммутации", "Выравнять порядки", "Сложить".

Перед началом работы каждому блоку суммирования присваивается адрес.

Адреса присваиваются последовательно слева направо, Затем выполняется запись информации по адресу. После того, как информация записана, во все блоки поступает команда "Установка

40 блока коммутации", по которой магистраль 4 разрывается таким образом, что обмен информацией может выполняться только по парам, По команде

"Выравнять порядки" происходит попарное выравнивание порядков, затем по команде "Сложить" выполняется парал" лельное сложение чисел в каждой паре, а результат эаписывается в блоки суммирования с четным адресом.

Затем повторяется выполнение. команд

50 "Установка ШУП", "Выравнять порядки" и "Сложить" только в четных блоках, до тех пор пока не сложатся два последних числа„

Выполнение команды "Присвоение адреса".

По второму разряду управляющих шин поступает сигнал .("Команда выдана"), разрешающий работу распредели1307456 4 телю 13 импульсов, который генерирует последовательность импульсов, Первый импульс разрешает прием команды на.регистр 1О команд, затем выполняется дешифрация команды. Если это команда "Присвоение адреса", то при наличии признака "Свободен" (регистр

14 адреса находится в состоянии "0")

° и при отсутствии признака "Занят слева" по третьему импульсу с распре-10 делителя 13 импульсов срабатывают элементы И 53 и 54 блока 18 управления, вырабатывая импульс приема адреса на регистр 14 адреса.

При наличии четвертого импульса !5 возбуждаются тринадцатый элемент

И 63 и первый элемент ИЛИ 75, формируя сигнал по управляющей шине "Команда выполнена", одновременно через первый элемент И 51 устанавливается 20 триггер 78 в "1", формируя сигнал занятости, Выполнение команды Запись информации".

Прием и дешифрация команды осуществляется аналогично вышеописанному. Команда, подаваемая на устройство, состоит из адресной части (а„) и управляющей части f b„), АДресная часть поступает на схему 15 сравне- 30 ния, а управляющая часть — на регистр 10 команд. Адресная часть команды сравнивается с адресом устройства и в случае совпадения формируется сигнал "CaoA адрес". 35

После дешифрации команды "Запись информации при наличии сигнала

"Свой адрес" по импульсу "Информация выдана" (1-й разряд управляющих шин

2) и четвертому импульсу с распреде- 40 лителя 13 импульсов срабатывает двадцать второй элемент И 72, формируя через второй элемент ИЛИ,76 сигнал "Запись в сумматор, по ко торому выполняется запись переданной 45 информации в сумматор, Сигнал "Свой адрес" схема 15 сравнения формирует в случае передачи нулевого адреса, по которому записывается одна и та же информация во все блоки обработ- 50 ки данных, или своего адреса, По пятому импульсу срабатывает пятый элемент И 55, формируя сигнал

"Информация принята", одновременно через первый элемент ИЛИ 75 формируется сигнал "Команда выполнена" (второй выход управляющих шин).

Процедура сложения m чисел сводится к m попарно групповому сложению сначала всех чисел, а на последующих этапах к попарно групповому сложению результатов полученных на предыдущем этапе.

Каждая операция попарно группового сложения заключается в выполнении следующих команд, поступающих из контроллера: "Установить блок коммутации", "Выравнять порядки", "Сложить".

Выполнение команды "Установить блок коммутации".

Прием и дешифрация команды осуществляется аналогично вышеописанному, По третьему импульсу с распределителя 13 импульсов в счетчик частичного суммирования схемы 16 поразрядного сравнения добавляется 1 и выполняется анализ счетчика. Если содержимое счетчика поразрядного суммирования равно 1, то выполняется сравнекие младших разрядов адреса с кодом XXXXXI (где X — безразличное состояние старших разрядов). В тех блоках, в которых младший разряд адреса равен 1, вырабатывается сигнал

"Признак совпадения адреса", paspeшающий по четвертому импульсу с распределителя 13 импульсов через пятнадцатый 65 и двадцать третий 73 элементы И установку в единичное состояние пятого триггера 82, по которому в блоке коммутации происходит разрыв магистрали 4. В тех блоках, в которых младший разряд адреса равен О, по пятому импульсу с распределителя 13 импульсов срабатывает девятнадцатый элемент И 69, устанавливающий четвертый триггер 81, давая разрешение на блок элементов

И 9.

По шестому импульсу с распределителя импульсов 13 во всех блоках обработки данных возбуждается семнадцатый элемент И 67, устанавливающий

h "1" третий триггер 80, вырабатывая разрешение на определение максимального порядка.

В каждой паре устройства в блоке элементов И 9 происходит определение максимального порядка. Сначала анализируется знак порядка.

Блок элементов И 9, на который поступает пара чисел с отрицательным и положительным порядками, анализирует знак мантиссы. Если одно

1О

25

5 130 число положительное, другое — отрицательное, то на магистрали остается положительное число. Если о6а числа положительные, то на магистрали остается число с положительным порядком. Если оба числа положительные и оба порядка положительные, то выполняется поразрядное сравнение чисел. Сравниваются старшие разряды двух чисел: если они равны, то выполняется сравнение следующих разрядов, если они не равны, то блок, у которого в старшем разряде "0", блокирует последующее поразрядное сравнение и выдачу на магистраль 4 числа, на магистрали остается максимальный порядок. Если оба числа отрицательны, то на магистрали остается число с меньшим порядком.

После определения максимального порядка по восьмому импульсу с распределителя импульсов 13 возбуждается двадцать пятый элемент И 83 в бло-! ке 18 управления, вырабатывая сигнал (шестой разряд группы выходов), по которому выполняется запись максимального порядка в регистре максимального порядка 8.

Девятый импульс с распределителя импульсов 13, проходя через одиннадцатый элемент И 61 и первый элемент

ИЛИ 75, формирует сигнал "Команда выполнена", Затем на устройство поступает команда "Выравнять порядки".

По третьему импульсу с распределителя !3 импульсов возбуждается двадцать шестой элемент И 84, формируя разрешение на схему сравнения порядков. Если свой порядок не равен порядку на магистрали, то вычитается иэ максимального порядка второй порядок, для чего по четвертому импульсу возбуждается шестнадцатый элемент

И 66, выполняя инверсию сумматора, по пятому импульсу возбуждается двадцатый элемент И 70, прибавляя единицу в сумматор, но шестому импульсу возбуждается восемнадцатый элемент И 68, по которому выполняется суммирование порядков.

После вычитания порядков происходит анализ содержимого сумматора.

Если содержимое сумматора равно нулю, то возбуждается двадцать четвертый элемент И 74, устанавливающий через третий элемент ИЛИ 77 второй триггер 79 в "1", формируя сигнал признака равенства, По девятому им7456 6 пульсу срабатывает двенадцатый элемент И 62, формируя через первый элемент ИЛИ 75 сигнал "Команда выполнена", Если содержимое сумматора не равно нулю, то анализируется старший разряд порядка, и если он равен "1", то устанавливается в "0" содержимое мантиссы. Если старший разряд не ра" вен "1", то по восьмому импульсу выполняется сдвиг мантиссы на столько разрядов, сколько единиц осталось на сумматоре, а затем формируется сигнал

"Команда выполнена" аналогично описанному, Выполнение команды "Сложить", Те устройства обработки данных, у которых четвертый триггер 81 находится в единичном состоянии, выдают содержимое сумматора (мантиссу) на магистраль, В этом случае возбуждаются седьмой элемент И 57, восьмой элемент И 58 и десятый элемент

И 60, формируя разрешение на выдачу информации с сумматора, Те устройства, у которых четвертый триггер 81 находится в нулевом состоянии, выполняют прием мантиссы с магистрали, формируя на восьмом и девятом эле-ментах И 58 и 59 разряд группы выходов (сложить), по которому выполняется суммирование мантисс, Если есть импульс переполнения, то порядок увеличивается на единицу, а мантисса сдвигается вправо, а затем в счетчик частичного суммирования добавляется 1, По восьмому импульсу с распределителя 13 импульсов возбуждается двадцать первый элемент И 7!, формируя через первый элемент ИЛИ 75 сигнал "Команда выполнена", Этим заканчивается первая операция попарно группового сложения, в результате которой получаются промежуточные результаты, которые суммируются в последующих операциях попарно группового сложения. При выпол-. нении этих операций устройство работает также, как описано выше. Отличие заключается в том, что для каждой последующей операции попарно группового сложения "1 в адресной части команды смещается на один разряд влево, Эффективность парарелльной обработки информации в большой степени зависит от набора операций, которые могут быть выполнены в системе обра9 1 3074 группой входов сумматора, выход генератора соединен с вторым входом распределителя импульсов, управляющий вход коммутатора блока коммутации соединен с первыми входами первого и второго элементов ИЛИ-НЕ и ин5 версными входами первого, второго и третьего элементов И коммутатора, выход которого соединен с первым входом первого триггера, выход которого соединен с первым входом третьего элемента ИЛИ-НЕ и вторым входом первого элемента ИЛИ-НЕ, выход которого соединен с первым входом четвертого элемента И коммутатора и инверсным входом первого элемента ИЛИ, выход которого соединен с первым входом первого магистрального элемента, выход которого соединен с входом первого разряда информационного входа уетройства, первый разряд выхода результата устройства соединен с выходом второго магистрального элемента, первый вход которого соединен с выходом второго элемента ИЛИ коммутатора, первый вход которого соединен с первыми входами третьего и пятого элементов И коммутатора и выходом первого элемента НЕ, вход которого соединен с первым входом вто- ЗО рого элемента И коммутатора и вторым входом первого магистрального элемента, третий вход которого соединен с выходом четвертого элемента И коммутатора, второй вход которого соединен с входом первого элемента ИЛИ коммутатора, с первым входом первого элемента И коммутатора и выходом второго элемента НЕ, вход которого соединен с вторым входом второго элемен- 4п та И коммутатора и вторым входом второго магистрального элемента, третий вход которого соединен с выходом пятого элемента И коммутатора, второй вход которого соединен с инверсным 45 входом второго элемента ИЛИ коммутатора и выходом второго элемента ИЛИНЕ, второй вход которого соединен с третьим входом первого элемента

ИЛИ-НЕ и выходом третьего элемента

ИПИ-НЕ, второй вход которого соединен с третьим входом второго элемента ИЛИ-НЕ и выходом первого триггера коммутатора, инверсный выход которого соединен с вторым входом третьего элемента И коммутатора,.причем инверсный выход второго триггера коммутатора соединен с вторым входом первого элемента И, выход которого

56 lO соединен с первым входом первого триггера коммутатора, второй вход которого соединен с вторым входом второго триггера коммутатора и выходом второго элемента И коммутатора, причем второй выход блока управления соединен с выходом первого триггера блока управления, первый вход которого соединен с выходом первого элемента И блока управления, инверсный вход которого соединен с выходом второго элемента И блока управления, вторым входом первого триггера блока управления, с первым входом третьего элемента И блока управления, выход которого соединен с первым входом четвертого элемента И блока управления, выход которого соединен с первым выходом блока управления, третий выход которого соединен с выходом пятого элемента И блока управления и первым входом первого элемента ИЛИ блока управления, выход которого соединен с первым выходом блока управления, выход первого разряда группы блока управления соединен с выходом второго триггера блока управления, первыми входами шестого и седьмого элементов И, выход которого соединен с первым входом восьмого элемента И, выход которого соединен с первыми входами девятого и десятого элементов И, выход которого соединен с выходом второго разряда группы блока управления, второй вход первого элемента ИЛИ блока управления соединен с выходом одиннадцатого элемента И, первый вход которого соединен с первым входом двенадцатого элемен" та И с входом девятого разряда первой группы блока управления, вход третьего разряда первой группы блока управления соединен с вторым входом четвертого элемента И блока управления, вход четвертого разряда первой группы соединен с вторым входом и первого и первыми входами тринадцатого, четырнадцатого, пятнадцатого и шестнадцатого элементов И, выход которого соединен с выходом третьего разряда группы блока управления, выход четвертого разряда группы блока управления соединен с выходом третьего триггера, первый вход которого соединен с выходом семнадцатого элемента И, первый вход которого соединен с первым входом восемнадцатого элемента И и входом шес" . того разряда первой группы блока уп7 ЗО ботки параллельно над всеми операндами (числами), хранящимися с памяти, Если наряду с возможностью паралллельного ассоциативного поиска, упорядочения и определения значений некоторые части встречающихся операций, например сложение, выполняются последовательно, эквивалентное быстродействие системы снижается, Для получения сум»ьt 2m операндов в этом случае необходимо выполнять 2m — 1 команд сложения, Предлагаемая система позволяет выполнить суммирование

2m операндов за 1ogzm+1 сложений, причем с увеличением m выигрыш во времени возрастает.

Формула изо5pетения

Устройство для сложения 2m чисел, содержащее 2m блоков суммирования (где 2m — количество слагаемых), каждый блок суммирования содержит сумматор порядков и блок элементов

И, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет увеличения диапазона представления суммируемых чисел, оно содержит 291 блоков коммутации, каждый из которых содержит и коммутаторов (где и — разрядность операндов), каждый коммутатор блока коммутации содержит два триггера, пять элементов И, два элемента

ИЛИ-НЕ, два элемента ИЛИ, дна элемента НЕ и два магистральных элемента, в каждый блок суммирования введены генератор импульсов, распределитель импульсов, регистр команд, дешифратор команд, регистр адреса, схема сравнения, схема поразрядного сравнения, сумматор, регистр исходного числа, схема сравнения порядков и блок управления, содержащий двадцать шесть элементов И, три элемента ИЛИ„ пять триггеров, причем выходы признаKB равенства блоков суммирования соединены соответственно с управляющими входами блоков коммутации, первая группа сумматора порядков соединена с первыми группами входов блока элементов И„ схемы сравнения порядков, регистра исходного числа, сумматора, схемы поразрядного сравнения, регистра адреса и с труппой выходов блока управления, первая группа входов которого соединена с первой группой входов регистра команд и группой выходов распределителя импульсов, вы.7456 8

f0

ЗО

55 ход которого подключен к первому входу схемы поразрядного сравнения, выход схемы сравнения соединен с пер" вым управляющим входом блока управления, второй управляющий вход которого соединен с входом » Информация выдана" устройства, вход "Занятость слева устройства соединен с третьим входом управления блока управления, первый выход которого соединен с входом разрешения управления регистра адреса„ группа выходов которого соединена с второй группой входов схемы поразрядного сравнения, первой группой входов схемы сравнения и второй группой входов блока управления, первый выход которого является выходом Информация принята устройства, выход "Занятость" которого соединен с вторым выходом блока управления, третий выход которого является выходом

"Команда выполнена » устройства, все разряды информационного входа устройства, кроме первого, соединены с вторыми группами входов сумматора порядков, регистра команд, регистра исходного числа, блоков элементов И, схемы сравнения, cxe r сравчения порядков регистра адреса, первым входом-выходом сумматора, третьей группой входов схемы поразрядного сравнения, вход "Команда выдана" устройстл ва соединен с к»ервым входом распределителя импульсов и входом управления регистра команд„ группа выходов которого соединена с группой входов дешифратора команд, группа выходов которогс соединена с третьей группой входов схемы сравнения, четвертой группой входов схемы поразрядного сравнения и третьей группой входов блока управления, четвертый управляющий вход которого соединен с выходом схемы поразрядного сравнения, вход Признак равенства слева устройства соединен с пятым управляющим входом блока управления и первым управляющим входом схемы сравнения порядков, первый выход которой соединен с шестым управляющим входом блока управления, выход Признак равенства устройства является вторым выходом схемы сравнения порядков, причем группа выходов регистра исходного числа соединена с третьей группой входов схемы сравнения порядков, третьей группой входов блока элементов

И и сумматора порядков, группа выходов которого соединена с третьей

11 13074 равления, вход пятого разряда первой группы соединен с первыми входами пятого, девятнадцатого и двадцатого элементов И и вторыми входами шестого и восьмого элементов И блока управления, третий вход которого соединен с первым входом двадцать первого элемента И и входом первого разряда группы тре" тьей группы блока управления, вход второго разряда третьей группы соединен с вторыми входами третьего и тринадцатого элементов И блока управления, выход которого соединен с третьим входом первого элемента ИЛИ, четвертый вход которого соединен с выходом шестого элемента И, третий вход которого соединен с вторым входом седьмого элемента И и с пятым управляющим входом блока управления, третий управляющий вход блока управления соединен с третьим входом третьего элемента И блока управления, входы второй группы блока управления соединены соответственно с входами второго элемента И блока управления, четвертый управляющий вход блока управления соединен с вторым входом девятнадцатого элемента И и первым входом двадцать третьего элемента И, выход двадцать второго элемента И соединен с первым входом второго элемента ИЛИ блока управления, выход которого соединен с выходом пятого разряда группы выходов блока, выход пятнадцатого элемента И соединен с вторым входом двадцать третьего элемента И и первым входом второго триггера блока управления, инверсный выход которого соединен с первым входом двадцать четвертого элемента И, выход которого соединен с первым входом третьего элемента

ИЛИ блока управления, выход которого соединен с вторым входом второго триггера блока управления, второй 4> вход блока соединен с первым входом. двадцать второго элемента И и вторыми входами четырнадцатого, шестнад" цатого, восемнадцатого, двадцать четвертого и двадцатого элементов И, выход которого соединен с выходом седьмого разряда группы блока управления, выход восьмого разряда группы соединен с выходом восемнадцатого элемента И, третий вход которого соединен с третьими входами двадцатого, четырнадцатого, шестнадцатого элементов И, вторым входом двенадцатого элемента И и входом тре56 12 тьего разряда третьей группы входов блока, вход четвертого разряда третьей группы. соединен с вторыми входами одиннадцатого, пятнадцатого и семнадцатого элементов И и инверсным входом третьего триггера, вход пятого разряда третьей группы блока соединен с вторыми входами двадцать второго и пятого элементов И, третий вход которого соединен с третьим входом двадцать второго элемента И и вторым управляющим входом блока управления, вход седьмого разряда первой группы соединен с вторым входом двадцать четвертого элемента И, вход восьмого разряда первой группы. соединен с вторым входом двадцать первого элемента И, выход которого соединен с пятым входом первого элемента ИЛИ блока управления и первым входом четвертого триггера, инверсный выход которого соединен с вторым входом девятого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ блока управления и выходом девятого разряда группы блока управления, выход десятого разряда группы соединен с вторым входом десятого элемента И и прямым выходом четвертого триггера, второй вход которого соединен с выходом девятнадцатого элемента И, шестой вход первого элемента ИЛИ блока управления соединен с выходом двенадцатого элемента И, выход четырнадцатого элемента И соединен с вторым входом третьего элемента ИЛИ, второй вход двадцать третьего элемента И соединен с выходом пятнадцатого и девятнадцатого элементов И, выход двадцать третьего элемента И соединен с первым входом пятого триггера, выход которого соединен с выходом признака равенства блока суммирования, а второй вход пятого триггера соединен с выходом одиннадцатого элемента И, первый вход двадцать пятого и элемента И соединен с вторым входом двадцать первого элемента И, второй вход двадцать пятого элемента И соединен с вторым входом пятнадцатого элемента И, выход двадцать пятого элемента И соединен с выходом шестого разряда группы, первый вход двадцать шестого элемента И соединен с третьим входом четырнадцатого элемента И, второй вход двад— цать шестого элемента И соединен с вторым входом четвертого элемента И выход двадцать блока управления, шестого элемента

1307456 14

И соединен с выходом одиннадцатого разряда группы.

1307456 к Wg

Составитель М. Есенина

Техред Л.Олейник Корректор А. Ильин

Редактор Л. Пчолинская

Заказ 1634/49 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, F, Ужгород, ул, Проектная, "4