Сигнатурный анализатор
Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля дискретных объектов. Цель изобретения - упрощение конструкции. Сигнатурный анализатор содержит формирователь 1 сигнатур, блок 2 индикации, шифратор 6, формирователь 7 импульсов , формирователь 8 временных сигналов , блок 9 совпадений. Сущность (Л с ) 00 СП 4 X) 4
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК (19) (11) А1 (51) 4 G 06 F 11/00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3796978/24-24 (22) 02.10.84 (46) 23. 11.87, Бюл. ¹ 43 (7 1) Специальное конструкторское бюро Института математики и механики АН АЗССР (72) Ф.А.Искендер-заде, Л.Б.Спирин и В.Е.Ашурков (53) 681.3 (088.8) (56) Электроника, 1977, № 5, с.23-33.
Авторское свидетельство СССР № 903898, кл. G 06 Р 15/46, 1980. (54) СИГНАТУРНЫИ АНАЛИЗАТОР (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля дискретных объектов. Цель изобретения — упрощение конструкции. Сигнатурный анализатор содержит формирователь 1 сигнатур, блок 2 индикации, шифратор 6, формирователь 7 импульсов, формирователь 8 временных сигналов, блок 9 совпадений. Сущность
1354194
40 работы анализатора заключается в том, что при контроле дискретных устройств, имеющих на выходе три состояния: логического нуля, логической единицы и высокоимпедансное состояние Z, за один период внешнего синхросигнала происходит фиксация любого из этих состояний, При этом состояния логического нуля и логической единицы фиксируются подачей соответ1
Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля дискретных объектов.
Цель изобретения — упрощение конструкции.
На чертеже показана структурная схема сигнатурного анализатора, Сигнатурный анализатор содержит 1ð формирователь 1 сигнатур, блок 2 индикации, вход 3 Старь-стоп" анализатора, информационный вход 4 анализатора, синхровход 5 анализатора, шифратор 6, формирователь 7 импульсов, формирователь 8 временных сигналов, блок 9 совпадений, вход 10 окна измерения формирователя сигна-, тур, информационный вход 11 формирователя сигнатур, синхровход 12 фор мирователя сигнатур, единичный и ну- . левой разрядные установочные входы
° 13 и 14 формирователя сигнатур, первый разряд 15, К-й разряд 16 и N-й разряд 17 формирователя сигнатур, сумматор 18 по модулю два, логические обратные связи 19 и К-й разрядный выход 20 формирователя сигнатур.
Перед началом работы схема привоводится в .исходное состояние (цепи установки в исходное состояние для упрощения опущены).
На выходах блока 9 совпадений присутствуют сигналы логической единицы. На входе 10 окна измерения формирователя сигнатур, информационном входе 11 формирователя сигнатур и на синхровходе 12 формирователя сигнатур присутствуют сигналы логического нуля, а на единичном установочном
Входе 13 и на нулевом установочном ствующего сигнала на вход формирователя сигнатур, состояние 7. фиксируется подачей на вход формирователя сигнатур заранее заданного сигнала (логического нуля или единицы в зависимости от выбранной логики работы шифратора) с одновременным инвертированием одного из разрядов, сформированного в данном такте сигнатуры. 1 ил. входе 14 К-го разряда формирователя сигнатур присутствуют сигналы логической единицы.
Так как все разряды N-разрядного формирователя сигнатур установлены в нулевое состояние, то на входе сумматора 18 сигналы логических обратных связей 19 и сигнал на К-м разрядном выходе 20 формирователя сигнатур равны нулевому логическому уровню, l
Анализатор работает следующим образом.
На вход 3 "Старт-стоп" анализатора подается перепад напряжения иэ логического нуля в логическую единицу — сигнал Старт", по которому запускается формирователь 8 временных сигналов, формирующий на входе 10 окна измерения формирователя 1 сигнатур измерительное окно (цепи управления измерительного окна для упроще-. ния опущены). Перепад напряжения на управляющем входе 3 анализатора совпадает с началом синхросигнала на синхровходе 5 анализатора, который как и сигналы управления на входе 3 анализатора подается на синхровход
5 анализатора перепадом из логического нуля в.логическую единицу. По этому перепаду происходит запись логических уровней, присутствующих в данный момент на информационных входах D разрядов N-разрядного формирователя сигнатур.
Предположим, что в момент перехода синхросигнала на информационном входе 4 анализатора присутствует логическая единица,.которая поступает на вход шифратора 6.
1354194
Шифратор работает следующим обра- зом:
Вход шифратора
Первый выход
Второй выход
Логическая 1
Логический 0
Состояние .Z
0
0
10 где Z — - третье состояние сигнала диагностической информации, При появлении на входе шифратора логической единицы она появляется на втором выходе шифратора 6 и поступа- 15 ет на информационный вход 11 формирователя сигнатур и далее на вход сумматора 18 по модулю два, суммируется по модулю два с сигналами логической обратной связи 19, результат 20 суммирования подается на информационный вход D первого разряда 15 формирователя сигнатур и записывается в него при появлении синхросигнала на входе 5 анализатора. При появлении нулевого логического уровня на информационном входе 4 анализатора запись происходит аналогично.
При записи логических единиц .и нулей первый выход шифратора находит- 30 ся в нулевом состоянии и запрещает работу блока 9 совпадений, который стробируется импульсами с выхода формирователя 7 импульсов. Последний формирует импульс IIocJIp. окончания З5 каждого синхросигнала на синхровходе
5 анализатора.
При появлении на информационном входе 4 анализатора третьего логического состояния Z на первом и втором 40 выходе шифратора 6 появляется сигнал логической единицы. Логическая едини-. ца с второго выхода по началу синхросигнала на входе 5 анализатора записывается в первый разряд 15 Nразрядного формирователя сигнатур.
Логическая единица на первом выходе шифратора 6 разрешает работу блока
9 совпадений. По окончании синхросигнала формирователь 7 импульсов формирует импульс, анализируя состояние второго входа блока 9 совпадений, являющийся К-м разрядным выходом 20 формирователя сигнатур. Если в этот,, момент на выходе К-го разряда форми55 рователя 1 сигнатур присутствует логическая единица, то на втором выходе блока 9 совпадений появляется короткий импульс, который поступает на нулевой установочный вход 14 К-ro разряда 16 формирователя 1 сигнатур и перебрасывает этот разряд в состояние логического нуля, т.е. изменяет
его состояние на противоположное.
Если в момент анализа на выходе
К-го разряда l6 формирователя .1 сигнатур присутствует логический ноль, то импульс появляется на первом вы ходе блока 9 совпадений и поступает на единичный установочный вход 13
К-го разряда 16 формирователя 1 сигнатур, и перебрасывает этот разряд в состояние логической единицы.
Формирование сигнатуры происходит до тех пор, пока на входе 3 Стартстоп" анализатора не появляется импульс "Спор", по которому формирователь 8 временных сигналов прекращает формирование измерительного окна.
Одновременно с этим прекращается поступление синхросигналов на синхровход 5 анализатора.
Блок 2 индикации индицирует состояние выходов разрядов N-разрядного последовательного сдвигового регистра в виде сигнатуры. !
Таким образом, за один период синхросигнала происходит запись или логического нуля, или логической единицы, или третьего состояния Z поступающих на вход анализатора. Причем состояние фиксируется записью в первый разряд регистра логической единицы (можно записывать и логический ноль, все зависит от принятой логики работы шифратора) в момент действия синхросигнала и внесением
"ошибки" в уже зарегистрированную сдвиговым регистром последовательность в определенный (К-й) разряд за время между синхросигналами.
Формула изобретения
Сигнатурный анализатор, содержащий формирователь временных сигналов, формирователь сигнатур, шифратор, формирователь импульсов и блок индикации, причем вход формирователя временных сигналов является axopoM
"Старт-стоп" анализатора, выход формирователя временных сигналов.соединен с входом окна измерения формирователя сигнатур, вход шифратора является информационным входом анализатора, вход формирователя импульсов соединен с синхровходом анализатора, 13541
Составитель С.Старчихин
Техред А.Кравчук
Корректор Л.Пилипенко
Редактор Н.Бобкова
Заказ 5695/44
Тираж 671
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Подписное Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4 группа информационных выходов формирователя сигнатур соединена с группой входов блока индикации, о т л ич а ю шийся тем, что, с целью упрощения конструкции, он содержит дополнительно блок совпадения, первый и второй информационные входы которого подключены соответственно к первому выходу шифратора и К-му ! разрядноМу выходу формирователя сигнатур (1с k é<п, где и-разрядность
94 6 формирователя сигнатур), вход стробирования блока совпадения соединен с выходом формирователя импульсов, первый и второй выходы блока совпадения соединены соответственно с единичным и нулевым разрядными устаноI вочными входами К-ro разряда формирователя сигнатур, синхровход и ин-формационный вход которого подключены соответственно к синхровходу анализатора и второму выходу шифратора.
