Логический элемент матричного умножителя

 

Изобретение относится к области импульсной техники и может быть использовано при построении аппаратной части умножителей двоичньгх чисел. Логический элемент матричного умножителя содержит р-транзисторы, п-транзисторы, прямую и инверсную шины (Ш) нулевого разряда (Р) первого операнда , прямую и инверсную Ш нулевого Р второго операнда, инверстную Ш результата , Ш питания, общую Ш, прямую и инверсную Ш первого Р первого операнда , прямую и инверсную Ш, второго Р первого операнда, прямую.и инверсную Ш первого Р второго операнда, прямую и-инверсную Ш второго Р второго операнда . Изобретение расширяет функциональные возможности путем увеличения разрядности операндов. 1 ил. 1 табл. 00 СД ю

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

SU(») 13524

А1 (51)4 G 06 F 7 50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ.(21) 4008889/24-21 (22) 10.01.86 (46) 15.11.87. Бюл. Ф 42 (71) Московский инженерно-физический институт (72) М.В. Алюшин и А.В. Алюшин (53) 621.374(088.8) (56) Авторское свидетельство СССР

Ф 1117634, кл. G 06 F 7/50, 1983.

Авторское свидетельство СССР

9, 1191906, кл. G 06 F 7/50, 1984. (54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ МАТРИЧНОГО

УМНОЖИТЕЛЯ (57) Изобретение относится к области импульсной техники и может быть использовано при построении аппаратной части умножителей двоичных чисел. Логический элемент матричного умножи теля содержит р-транзисторы, п-транзисторы, прямую и инверсную шины (Ш) нулевого разряда (P) первого операнда, прямую и инверсную Ш нулевого P второго операнда, инверстную Ш результата, Ш питания, общую Ш, прямую и инверсную Ш первого P первого операнда, прямую и инверсную Ш, второго P первого операнда, прямую .и инверсную

Ш первого P второго операнда, прямую и-инверсную Ш второго P второго операнда. Изобретение расширяет функциональные возможности путем увеличения разрядности операндов. 1 ил. 1табл.

1 1352

Изобретение относится к импульсной технике и может быть использова— но при построении аппаратной части умножителей двоичных чисел.

Целью изобретения является расширение функциональных возможностей путем увеличения разрядности операндов.

На чертеже представлена электрическая принципиальная схема логического элемента матричного умножителя.

Устройство содержит первый — шестой р-транзисторы 1-6, первый — четвертый и-транзисторы 7-10, прямую и инверсную шины 11 и 12 нулевого разряда первого операнда, прямую и инверсную шины 13 и 14 нулевого разряда второго операнда, инверсную шину

15 результата, шину 16 питания, общую шину 17, затвор первого р-транзистора 1 соединен с прямой шиной 11 нулевого разряда первого операнда, затвор третьего р-транзистора 3 соединен с инверсной шиной 12 нулевого разряда первого операнда, с седьмого по шестнадцатый р-транзисторы 18-27, с пятого по шестнадцатый и-транзисто— ры 28-39, прямую и инверсную шины 40 и 41 первого разряда первого операнда, прямую и инвепснттю шины 42 и 43 второго разряда первого операнда, прямую и инверсную шины 44 и 45 первого разряда второго операнда, прямую и инверсную шины 46 и 47 второго разряда второго операнда, шина ll соединена с затвором шестнадцатого п-транзистора 39, шина 12 соединена с затвором пятнадцатого и-транзистора 38, шина 40 соединена с затворами пятого р-транзистора 5, девятого р-транэисгора 20, десятого п-транзистора 33 и цвенадцатого и-транзистора 35, шина

41 соединена с затворами седьмого р-транзистора 18, одиннадцатого ртранэистора 22, девятого и-транзистора 32 и одиннадцатого и-транзистора

34, шина 42 соединена с затворами тринадцатого р-транзистора 24 и первого и-транзистора 7, шина 43 соединена с затворами пятнадцатого р-тран зистора 26 и второго и-транзистора 8, шина 13 соединена с затворами четырнадцатого р-транзистора 25 и третьего п-транзистора 9, шина 14 соединена с затворами шестнадцатого р-транзистора 27 и четвертого и-транзистора

14, шина 44 соединена с затворами шестого р-транзистора 6, десятого

480 2 р-транзистора 21, шестого п-транэис: тора 29 и восьмого и-транзистора 31, шина 45 соединена с затворами восьмого р-транзистора 19, двенадцатого .) р-транзистора 23, пятого и-транзистора 28 и седьмого и-транзистора 30, шина 46 соединена с затворами второго р-транзистора 2 и четырнадцатого и-транзистора 37, шина 47 соединена с затворами .четвертого р-транзистора 4 и тринадцатого и-транзистора 36, истоки с первого по четвертый р-транзисторов 1-4 соединены с шиной !6 питания, истоки пятнадцатого и шестнадцатого и-транзисторов 38 и 39 соединены с общей шиной 17, истоки с тринадцатого по шестнадцатый р-транзисторов 24-27, стоки первого и второго п-транзисторов 7 и 8 соединены с выходной шиной 15 результата, стоки первого и второго р-транзисторов

1 и 2 соединены со стоками с пятого по восьмой р-транзисторов 5,6,18 и

25 19, стоки третьего и четвертого р транзисторов 3 и 4 соединены со стоками с девятого по двенадцатый ртранзисторов 20...23, истоки пятого, шестого, одиннадцатого и двенадцато30 го р-транзисторов 5,6,22,23 соединены со стоками тринадцатого и четырнадцатого р- транзисторов 24 и 25, истоки с седьмого по десятый р-транзисторов 18-21 соединены со стоками пят35 надцатого и шестнадцатого р — транзисторов 26 и 27, исток первого п-транзистора 7 соединен со стоками третьего и четвертого и-транзисторов 9 . и 10, исток третьего и-транзистора 9

4О соединен со стоками пятого, восьмого и девятого и-транзисторов 28,31,32, истоки второго и четвертого п-транзисторов 8 и 10 соединены со стоками шестого, седьмого и одиннадцатого

45 и-транзисторов 29, 30 и 34, истоки пятого и шестого и-транзисторов 28 и 29 соединены со стоками .девятого п-транзистора 33, исток которого соединен с истоко:-1 девятого и-транзистора 32 и стоками тринадцатого и пятнадцатого п-транзисторов 36 и 38, истоки седьмого и восьмого п-транзисторов 30 и 31 соединены со стоками двенадцатого п-транзистора 35, исток

55 которого соединен с истоком одиннадцатого п-òðàíçèñòoðà 34 и со стоком четырнадцатого и-транзистора 37, исток которого соединен с истоком тринадцатого и -транзистора 36 и

1352480

10 стоком шестнадцатого и — транзистора 39 °

Устройство работает следующим образом.

На шины 11,12, 40-43 поступают нулевой — второй разряды первого операнда, на шины 13,14, 44-47 поступают нулевой — второй разряды второго операнда.

На выходной шине 15 формируется результат логической операции в соответствии с таблицей истинности.

Формула изобретения

Логический элемент матричного умножителя, содержащий шесть р-транзисторов, четыре п-транзистора, прямые и инверсные шины нулевого разряда первого и второго операндов, инверсную шину результата, шину питания, общую шину, затвор первого ртранзистора соединен с прямой шиной нулевого разряда первого операнда, 2, затвор третьего р-транзистора соединен с инверсной шиной нулевого разряда первого операнда, о т л и ч а ю шийся тем, что, с целью расширения функциональных возможностей, в него введены с седьмого по шестнадцатый р-транзисторы, с пятого по шестнадцатый п-транзисторы, прямые и инверсные шины первого и второго разрядов первого операнда, прямые

35 и инверсные шины первого и второго разрядов второго операнда и прямая шина нулевого разряда. первого операнда соединены с затвором шестнадцатого п-транзистора, инверсная. шина 4О нулевого разряда первого операнда соединена с затвором пятнадцатого п-транзистора, прямая шина первого разряда первого операнда соединена с затворами пятого и девятого р-тран45 зисторов, десятого и двенадцатого п-транзисторов, инверсная шина первого разряда первого операнда соединена с затворами седьмого и одиннадцатого р-транзисторов, девятого и одиннад50 цатого п-транзисторов, прямая шина второго разряда первого операнда соединена с затворами тринадцатого ртранзистора и первого п-òðàíçèñòîðà, инверсная шина второго разряда перво55 го операнда соединена с затворами пятнадцатого р-транзистора и второго п-òðàíçèñòoðà, прямая шина нулевого разряда второго операнда соединена с затворами четырнадцатого р-транзистора и третьего и транзистора, HH версная шина нулевого разряда второго операнда соединена с затворами шестнадцатого р-транзистора и четвертого п-транзистора, прямая шина первого разряда второго операнда соединека с затворами шестого и десятого р-транзисторов, шестого н восьмого п-транзисторов, инверсная шина первого разряда второго операнда соединена с затворами восьмого и двенадцатого р-транзисторов, пятого и седьцого п-транзисторов, прямая шина второго разряда второго операнда соединена с затворами второго р-транзистора и четырнадцатого и-транзистора, инверсная шина второго разряда второго операнда соединена с затворами четвертого р-транзистора и тринадцатого п-транзистора,. истоки с первого по четвертый р-транзисторов соединены шиной питания, истоки пятнадцатого и шестнадцатого и-транзисторов соединены с общей шиной, истоки с тринадцатого по шестнадцатый ртранзисторов, стоки первого и второго и-транзисторов соединены с выходной шиной результата, стоки первого и второго р-транзисторов соединены со стоками с пятого по восьмой ртранзисторов, стоки третьего и четвертого р-транзисторов соединены со стоками с девятого по двенадцатый р-транзисторов, истоки пятого, шестого, одиннадцатого и двенадцатого р-транзисторов соединены со стоками тринадцатого и четырнадцатого р-транзисторов, истоки с седьмо" î па десятый р-транзисторов соединены со стоками пятнадцатого и шестнадцатого р-транзисторов, исток первого и-транзистора соединен со стоками третьего и четвертого п-транзисторов, исток третьего и-транзистора соединен со стоками пятого, восьмого и девятого п-транзисторов, истоки второго и четвертого и-транзисторов соединены со стоками шестого, седьмого и одиннадцатого п-транзисторов, истоки пятого и шестого и-транзисторов соединены со стоком десятого п-транзистора, исток которого соединен с истоком девятого и--транзистора и стоками тринадцатого и пятнадцатого п-транзисторов, истоки седьмого и восьмого и-транзисторов соединены со стоком двенадцатого п-транзистора, исток коПервый операнд

Результат

Второй операнд

Шина

Шина

40 (4

13 44 46

0 0

0 0 0

0 0- е 0

1 - 0 0

1 0 0

0 0 0

0 1 0

О 1 0

0 0 0

0 0 1

0 0 !

0

0,0

0

1 0

1 1 !

0 0

1 0

0 О

1 0

0 0

0

0

0

0

1352480 6 торого соединен с истоком одиннадцато- соединен с истоком тринадцатого иго и-транзистора исо стокомчетырнад- транзистора и стоком шестнадцатого цатого п-транзистора, исток которого п-транзистора.

Составитель А. Кабанов

Редактор М. Циткина Техред М.Ходанич Корректор И. Муска

Заказ 5566/48 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгор д, у . р го о л. П оектная 4