Матричный сумматор

 

Изобретение относится к цифровой вычислительной технике. Цель изобретения - повышение надежности матричного сумматора. С этой целью матричный сумматор содержит два элемента ИЛИ, группы элементов ИЛИ, группы элементов И, блоки элементов И, элемент НЕ, коммутаторы, регистр сдвига, блок контроля, блок управления, 3 ил. 00. 00 оо ND 4

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51)4 G 06 F 7/50, 7/49

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCKOMY СВИДЕТЕЛЬСТВУ (54) МАТРИЧНЫЙ СУММАТОР

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4032629/24-24 (22) 03.03.86 (46) 30.10.87. Бюл. и 40 (72) И.А.Баранов, Е.И.Брюхович и А.А.Шикин (53) 681.325.5(088.8) (56) Журавлев Ю.П. и др. Надежность и контроль ЭВМ. М.: Сов. радио, 1978, с. 151, рис. 3.30.

Авторское свидетельство СССР

У 767759, кл. G 06 F 7/50, 1978., SU 1348824 А 1 (57) Изобретение относится к цифровой вычислительной технике. Цель изобретения — повышение надежности матричного сумматора. С этой целью матричный сумматор содержит два элемента ИЛИ, группы элементов ИЛИ, группы элементов И, блоки элементов И, элемент НЕ, коммутаторы, регистр сдвига, блок контроля, блок управления, 3 ил.

1348824 где х8 нечетный (11+ 1

6 У =

2 а с(и Р удовлетворя (д. + p — 1)

Группы элементов

1+1+ к

° В

2 ют равенству

modg

ИЛИ 50, 60, 61 входов х (i=1, g), два выхода я переключательимеют по g групп по ...,3,3=1, ..., У, У 2 и описb(HBloTc

Ф ными функциями: а-1 а(2 (U U x,)y х, J -1 1-(" 1=1 ,;-(, - (U u х,„)Ч х, J -9 (2+1

1ф (t1(У, 55 (1 + 1 + г, ивЂ

2 г(+ 1

2 у!д = x ( у = х U

-1 11 у,=х„Ч

g), У,2 ул.

Изобретение относится к вычислительной технике и может быть использовано в управляющих ЦВМ объектов, к которым предъявляются повышенные

5 требоьания к достоверности переработки информации.

Целью изобретения является повышение надежности путем сообщения сумматору свойства отказоустойчивости.

На фиг. 1 представлена функциональная схема матричного сумматора; на фиг. 2 — пример выполнения блока управления; на фиг. 3 — граф переходов состояний блока управления, 15

Матричный сумматор (фиг. 1) содержит коммутаторы 1-25, элементы И 2639, элементы ИЛИ 40, 41, сдвиговый регистр 42, группы элементов ИЛИ 43—

64, группы элементов И 65-68, элементы ИЛИ-НЕ 69, 70, элемент HE 71, блоки элементон И 72-75, блок 76 контроля, информационные входы 77, 78, сумматора, управляющие входы 79-81 сумматора, информационные выходы 82, 25

83, выход 84 ошибки, вход 85 пуска блока управления, группа выходов 86 блока управления, блок 87 управления, вход 88 останова сумматора, тактоный вход 89 сумматора.

Блок управления (фиг. 2) содержит триггер 90-93, элементы И 94-96, элементы HE 97, 98, элемент ИЛИ 99, элемент 3-2И-ИЛИ 100.

На фиг. 3 изображены состояния Л 35 блока управления, где i = 1, в, основания системы счисления, на дугах указаны условия переходов.

Группы элементов ИЛИ 43, 44, 46, 47, 53, 54, 57, 58 имеют по две груп- 40 пы по g входон х, х (д — 1, 2

g), где g — основание системы счислений, 8 выходов у и описываются пе1 реключательными функциями у=хЧх,45

Групп ы элем,".нтон ИЛИ 49, 59, 61 имеют по g групп по j нходон х (i

1, ..., j, j = 1, ..., g), g выходовон У ((((= 1, ..., g) и описынаются переключательными функциями а

50 у — (V U х )х 1((х (-(> с(. где х х определены для нечетных г( (19 а Ы и З удон;(етнорякт раненстну (,» + Is — I .1modg

Группа элементов ИЛИ 52 имеет g+1 группу входов, иэ которых g групп имеют no j Hxo o8 x,, (i = 1, 1, ..., g), а одна группа

g x,(i = 1, ..., g), g выходов у ((1J = 1, ..., g) и описывается переключательными функциями а (Ч у х )Uxor Чх

1=! =1 .а ° ю,а > ,(=а 1= :13 и х2, определены для

21,а +1 где и 1(удовлетворяют неравенству (+1((g + 1

Группа элементов ИЛИ 51 имеет

g+1 групп нходон, из которых g групп имеют по j входон х (i = 1, 1, ..., g), а одна группа входов х;... (i = 1, ..., g), g выходов у „(1-(= 1, ..., g) и описывается йереключательными функциями: а(2 у =(U U x )Ч х -1 1 9 у = (ч Ч х )U х =1 1=1 1=а(211

te, где г . и 1(удодлетноряют неравенству г+1(к g + 1

Группа элементов 1ГЛИ 55 имеет две груп(;ы входов х,(((i

11 2

g; j = 1-3) и р ныходон у х, ((ч =3, ..., g-1), у = х U x

1 11 12% у = х Ч х

2 уа ха1 Ч хъ1 (руппа элементов ИЛИ 56 имеет две

:;:уппы нходон х у (1 = 1

11 J7

1, 2) и g ныходон у, .

1348824

Группа элементов ИЛИ 45 имеет две группы по я нходов х х (1 — 1

g) g+1 выход у () = 1, g+1) и описывается переключательными функциями: у,=xvx(j=2, ..., g), У1, У< .1 ф2 .

Группа элементов ИЛИ 48 имеет две группы входов х х. (i — 1, — 1, ..., g+1), g+1 выход у (4 = 1, ..., g+1) и описынается переключательными функциями х„„V, .х,„

Группа элемейтов ИЛИ 63 имеет четыре группы no g входов х1. (i = 1, g, j = 1, ..., 4), g выходов и описывается переключательными функциями 1 у = Ч х;„°

Группа элементов ИЛИ 64 имеет пять групп по два входа х „ (i = 1, 2, Л = 1, ..., 5), два выхода у, и описывается переключательными функциями 5 у = .Ч х„.

Группы элементов И 65-68 имеют по две группы по g входов x„, x (i = g), g выходов у

12 1 и описываются переключательными функциями у = х Л х

1 11 1

Блоки элементов И 72-75 имеют g входов х (i = 1 ... g) g-1 группу по j выходов у (1 = 1, 1, ..., g-1) и описываются переключательными функциями

Уц = Х . Хн+1

Блок элементов И 73 имеет g+1 вход

x„(i = 1, ..., g+1), g групп по выходов у (4 = 1, ° ° ° j i .1

g) и описывается переключательными функциями у, = х Л х „„+,, Блок 76 контроля имеет две группы

ВХОДОВ Х; Х 2 (1 = 1 gt

j = 1, 2), управляющий вход а, выход у и описывается переключательной функцией =Р у = а л (ч (ч (х „ " х +„ 1))v

% 1 (4=1 Ч =1 1Ц1 114+ Ч,1

v (h, х ) Ч (х A х )V

=о Б

Ч(х„л х ) Матричный сумматор функционирует н пяти режимах, каждый иэ которых оп5

l5

30

Коды этих чисел к и Р через коммутаторы 12, 14 и группы элементов

ИЛИ 63, 64 поступают на выходы 82, 83 матричного сумматора, где они контролируются блоком 76 контроля.

При получении неискаженных кодов суммы z P блок 76 контроля не формирует сигнал на своем выходе и сИгнал ошибки на выход 84 не поступает.

В противном случае сигнал ошибки сднигает "единицу" из первого разряда сдвигового регистра 42 в его второй разряд, что соотнетстнует переключению сумматора но второй режим. В этом режиме открытыми окажутся коммутаторы

2, 8, 17 и 19. Коды операндон х и у через входные клапаны 2 и 8 поступают на первые группы входов групп элементов ИЛИ 45, 46. При этом коды суммы и переноса P будут получены соответственно на выходах групп элементов

ИЛИ 52, 51 и через открытые коммутаторы 17, 19 и группы элементон ИЛИ

63, 64 поступят на выходы 83, 82 матричного сумматора.

При обнаружении блоком 76 контроля в полученных но втором режиме ко35

55 ределяе".гя числом отказов, содержащихся в сумматоре.

Выбор того или иного режима производится блоком 76 контроля, который ври обнаружении логической ошибки в кодах суммы z P сдвигается на один разряд "единицу" в сдвиговом регистре 42. При этом наличие единицы в i-м разряде (i = 1, ...,5) сдвигового регистра 42 соответствует

i ìó режиму функционирования матричного сумматора. В начальный момент времени "единица" устанавливается в первый разряд сдвигового регистра 42 с входа начальной установки.

В первом режиме при поступлении на входы 77, 78 матричного сумматора кодов операндов х и у совместно с сигналами сопровождения на входах 79, 80 и признаком операции на нходе 81 коды операндов через коммутаторы 1 и 10 поступают на первые группы входов групп элементов ИЛИ 43, 44. При этом на выходах группы элементов ИЛИ

49 будет сформирован код числа

z = (х+у)mndg, а на выходах группы элементов ИЛИ 50 код числа

0 при х + у (1 при х + у ) g

1348824 дах в и Р ошибки единица в сдвиговом регистре 42 сдвигается из второго в третий разряд. В третьем режиме для кодов входных операндов х и у бу5 дут открыты коммутаторы 5 и 6, выходы которых подключены к первым группам входов групп элементов ИЛИ 53 и 54 соответственно. В результате данного изменения режима работы матричного сумматора коды суммы z P будут получены »а выходах групп элементов ИЛИ 59, 60 и через открытые коммутаторы 20, 21 и группы элементов ИЛИ 63, 64 поступят на выходы 82, 15

83 матричного сумматора.

Обнаружение блоком 76 контроля ошибки в кодах z u P в третьем режиме приводит к сдвигу единицы" иэ третьего в четвертый разряд сдвигового регистра 42, что соответствует переключению матричного сумматора из третьего в четвертый режим. В этом режиме открытыми оказываются коммутаторы 4, 7, 24 и 25. При этом коды операндов х и у через входные коммутаторы 4 и

7 поступают на первые группы входов групп элементов ИЛИ 55, 56, а коды суммы z и Р— на выходы 82, 83 матричного . .умматора с выходов групп элементо, ИЛИ 62, 61 через коммутаторы 25, 2- и группы элементов ИЛИ 63,6 .

В том случае, если блок 76 контр >ля обнаружит ошибку в кодах чисел

z и Р, си(» ал с егс ныхада переведет

35 матричный сумматор из четвертого режима в пятый. Этот режим характеризуется совместной работой всех групп элементов ИЛИ 43-46, групп элементов

И 65-68 и блоком элементов И 72-75.

В пятом режиме ко; операнда х через коммутатор 9 поступает на вторые группы входов группы элементов И:1И

44, а код операнда у через коммутатор 2 — на вторые группы входов груп45 пы элементов ИЛИ 45. Кроме того, через коммутатор 11 на вторые группы входов групп элементов ИЛИ 43, 46 поступает код управляющего операнда

Формирование этих кодов производится

50 с помощью блока 87, построенного на основе регистра с перемещаемой единицей.

Функции возбуждения блока 87, как это показано на фиг. 3, построены на (( одном логическом элементе 3-2И-ИЛИ, одном логи;егк«м эл(<менте И. 1И на 1; входов, g э.(-.«мснтах И и двух инне?в торных.

) О при х + П (д

11 при х+ U. ),g

1 а на выходах элем(нтов ИЛИ 51, 5?

lI коды разностей z с с. игнала.ми P

1 1

z = (у — U ) modg, 0 при у — U,)0»

1 при y — U < О.

1 (ll

Коды чисел z » z через комму1 1 таторы 13 и 18 поступают на вторые группы входов групп элементов ИЛИ 53, 54. При этом на выходы 82 матричного сумматора через коммутатор 20 и группу элементов ИЛИ 63 поступают коды ( (1 (z + z ) modg = ((x +

+ L1, ) modg + (у — U ) modg)modg (х + y) шос1ц = з.

1 кроме з гс, на вторую группу яходон I руппы элементов ИЛИ 56 поступа(«т,ид д«реноса P

) modg+(y

g»

, ) modg +

П(Jdg» g!

Р

1 (, х+Ь

LI ) mndg (ip» (x + (" - О ) т

Пинна:IhI соотн(т"..твующие гозиции ("единиць:" н кодах »ифр Г,, Р,, через

Внешними сигналами блока 87 являются сигнал пуска, поступающий с выхода матричного сумматора, а также сигнал останова и тактовый сигнал, поступающие соответственно на входы 88 и 89.

Таким образом, на выходах блока 87 последовательно формируются коды управляющих операндов U i — О, 1, 2, 8-1, О, 1, 2, ..., g-1, Коды этих операндов через группу элементов ИЛИ 43 поступают на первые входы группы элементов ИЛИ 47 и группы элементов И 65 в прямом виде, т.е, на выходах группы элементов ИЛИ 43 ! формируются коды чисел U

1

L" = U

1 I и через группу элементов ИЛИ 46 на первые входы группы элементов ИЛИ

48 и группы элементов И 66 в инверсном виде. В- результате, на выходах группы элементов ИЛИ 46 формируются

ll коды чис ел U, О I 1

Такое представление управляющего операнда позволяет получить на выходах групп элементов ИЛИ 49, 50 коды

1 ! сумм z с сигналами переноса P

2 = (x + U ) modg;

1348824 коммутаторы 15 и 16 поступают на соответствующие входы элементов И 3638 и элемента ИЛИ-HE 69. В том случае, если оба эти сигнала равны "О" или "1", на выходе элемента ИЛИ-НЕ

70 будет нулевой сигнал, а на выходе элемента И 39 — единичный. При этом на выходе группы элементов ИЛИ 55 будет получен код числа О.

В том случае, если единичный сигнал присутствует только на выходе коммутатора 15, открытым окажется элемент И 37. При этом на выходе группы элементов ИЛИ 55 получен код 1. При наличии единичного сигнала лишь на выходе коммутатора 16 сигнал с его выхода через элемент И 38 формирует на выходе группы элементов ИЛИ 55 код числа g-1.

Таким образом, данное представление цифр P. u P на выходах группы

I элементов ИЛИ 55 позволяет получить на выходах группы элементов ИЛИ 61 код переноса P 25

P =P +P — P =P

1 1 1 i 1 который через коммутатор 23 и группу элементов ИЛИ 64 поступает на выходы

83 матричного сумматора.

Получение на выходах 82 и 83 кодов чисел г и P производится до тех пор, 1 1 пока блок 76 контроля не снимет сигнал ошибки с выхода 84.

Таким образом, введенные функциональные элементы и их связи позволя35 ют получать неискаженный код суммы на выходах матричного сумматора при наличии в нем не менее четырех отказов. Это обеспечивается за счет изменения управляющего операнда, или иными словами, за счет изменения представления операндов х и у, что приводит к задействованию после каждого такого изменения других элементов и шин сумматора, а следовательно, и к

45 парированию их отказов.

Как показывают результаты анализа предлагаемого технического решения, среднее число отказов в данном сумматоре, после которого последний счи50 тается не работоспособным для g — 2, g = 4, g = 6 и g = 8, соответственно равно 5, 12, 19 и 26. формула изобретения

Матричный сумматор, содержащий два элемента ИЛИ, первый, второй, третий и четвертый коммутаторы, первую группу элементов И П1, первую группу элементов И и первый блок элементов И, причем первый управляющий вход сумматора соединен с первыми входами первого и второго элементов 11ЛИ, вторые входы которых соединены соответственно с вторым и третьим управляющими входами сумматора, информационные входы первого и второго коммутаторов соединены соответственно с первым и вторым входами сумматора, выходы элементов ИЛИ первой группы соединены соответственно с входами первого блока элементов И, о т л и ч аю шийся тем, что, с целью повышения надежности, в него введены коммутаторы с пятого по двадцать пятый, четырнадцать элементов И, сдвиговый регистр, группы элементов ИЛИ с второй по двадцать вторую, группы элементов И с второй по четвертую, два элемента ИЛИ-НЕ, элемент НЕ, блок управления, блоки элементов И с второго по пятый и блок контроля, причем первые информационные входы сумматора подключены к информационным входам третьего, четвертого, пятого и шестого коммутаторов, второй информационный вход сумматора подключен к информационным входам седьмого, восьмого, девятого и десятого коммутаторов, управляющие входы коммутаторов с первого по десятый соединены с выходами соответственно с первого по десятый элементов И, первые входы элементов

И с первого по пятый и с шестого по десятый подключены к выходам соответственно первого и второго элементов ИЛИ, вторые входы i-х элементов И (i = 1, 3, 5, 7, 9) соединены соответственно с (i+1)/2-ми выходами сдвигового регистра, а вторые входы j-x элементов И (j = 2, 4, 6, 8, 10) соединены соответственно с i/2-ми выходами сдвигового регистра, первый выход сдвигового регистра подключен к управляющим входам одиннадцатого, двенадцатого коммутаторов, второй выход сдвигового регистра подключен к управляющим входам тринадцатого и четырнадцатого коммутаторов, третий выход сдвигового регистра подключен к управляющим входам пятнадцатого и шестнадцатого коммутаторов, четвертый выход сдвигового регистра подключен к управляющим входам семнадцатого и восемнадцатого коммутаторов, пятый выхоп сдвигового регистра подключен

1348824

1п к управляющим входам девятнадцатого, двадцатого, двадцать первого, двадцать второго, двадцать третьего,двадцать четвертого двадцать пятого комУ

5 мутаторов, кпервому входу одиннадцатого элемента И и входу пуска блока управления, выходы первого, второго, третьего, седьмого, четвертого, восьмого, пятого, девятого коммутаторов соединены с первыми нходами элементов ИЛИ соответственно с первой по восьмую группу, выходы шестого и десятого коммутаторов соединены с вторыми входами элементов ИЛИ соответ- 15 ственно третьей и четвертой групп, выходы девятнадцатого коммутатора соединены с вторыми входами элементов ИЛИ первой и четвертой групп, выходы одиннадцатого коммутатора подключены к первым входам элементов ИЛИ девятой группы, выходы двадцатого коммутатора соединены с вторыми входами элементов ИЛИ пятой группы, выходы двадцатого коммутатора подключены к первым входам элементов ИЛИ десятой группы, выход двадцать первого коммутатора соединен с первыми входами двенадцатого, тринадцатого элементов И, первого элемента ИЛИ-НЕ, выход двадцать второго коммутатора подключен к первому входу четырнадцатого элемента И и вторым входам тринадцатого элемента И и первого элемента ИЛИ-НЕ, выходы тринадцатого ком35 мутатора соединены с вторыми входами элементов ИЛИ десятой группы, выходы двадцатЮ третьего коммутатора подключены к вторым входам элементов ИЛИ шестой группы, выходы четырнадцатого коммутатора соединены с вторыми входами элементов ИЛИ девятой группы, выходы пятнадцатого коммутатора подключены к третьим входам элементов

ИЛИ девятой группы, выходы шестнад45 цатого коммутатора соединены с третьими входами элементов ИЛИ десятой группы, выходы двадцать четвертого коммутатора подключены к вторым входам элементов ИЛИ восьмой группы, ны50 ходы двадцать пятого коммутатора соединены с четвертыми входами элементов ИЛИ десятой группы, выходы семнадцатого коммутатора подключены кчетвертым входам элементов ИЛИ девятой

55 группы, выходы восемнадцатого коммутатора соединены с пятыми входами элементов ИЛИ десятой группы, ныходь тринадцатого элемента И v. первого элемента ИЛИ-НЕ через второй элемент

ИЛИ-HE подключены к нторым входам дненадцатого и четырнадцатого элементов И и входу элемента НЕ, выход которого через одиннадцатый элемент И подключен к первому входу второй группы входов элементов ИЛИ седьмой груг.— пы, второй и третий входы второй группы входов которой соединены с выходами двенадцатого и четырнадцатого элементов И соответственно, выходы элементов ИЛИ перной группы подключены к первым входам элементов И первой группы и элементов ИЛИ одиннадцатой группы, вторые входы которых соединены с выходами элементов ИЛИ второй группы, выходы элементов ИЛИ третьей группы подключены к первым входам элементов И второй группы и элементов

ИЛИ дненадцатой группы, вторые входы которых соединены с выходами элементов ИЛИ четвертой группы, выходы элементов ИЛИ пятой группы подключены к перным входам элементов ИЛИ тринадцатой группы и элементов И третьей группы, вторые группы нходов которых соединены с выходами элементов ИЛИ шестой группы, выходы элементов ИЛИ седьмой группы подключены к первым входам элементов И четнертой группы и элементов ИЛИ четырнадцатой группы, вторые входы которых соединены с выходами элементов ИЛИ восьмой группы, выходы элементов И с первой по четвертую групп соединены с первыми входами элементов ИЛИ соответственно пятнадцатой, шестнадцатой, семнадцатой и восемнадцатой групп и соответственно девятнадцатой, двадцатой, двадцать первой, четырнадцатой групп, вторые входы которых соединены с выходами блоков элементов И соотнетстненно с первого по четвертый, входы второго, третьего, четвертого блоков элементов И соединены с выходами элементов ИЛИ соответственно двенадцатой, тринадцатой, двадцать второй групп, выходы элементов ИЛИ пятнадцатой, девятнадцатой, шестнадцатой, двадцат )H групп соединены с информацио««ыми входами соотнетственно один«адц« . о, ;,, нятнадцатого, десятого и .з ««того коммутаторов, с н«формаць. «ными «ходами соответственно днад«атого, одиннадцатого, делят«адцатого, д сятого коммутатор н, выходы элементс н ИЛИ семнадцатой гр л пы подключе«ы к информацио«« и сходам пят«адца1348824

7 ЮИ того коммутатора, выходы элементов

ИЛИ двадцать первой группы соединены с входами шестнадцатого и двадцать четвертого коммутаторов, выходы элементов ИЛИ восемнадцатой группы подключены к входам двадцать пятого и семнадцатого коммутаторов, выходы элементов ИЛИ четырнадцатой группы элементов ИЛИ соединены с входами восемнадцатого коммутатора, входы девятнадцатого коммутатора являются группой управляющих входов сумматора, выходы элементов ИЛИ девятой и десятой групп соединены с информационными входами устройства и подключены к первому и второму информационным

5 входам блока контроля управляющий

1 вход которого соединен с первым управляющим входом устройства, а выход подключен к управляющему входу сдвигового регистра и выходу ошибки сумматора, тактирующий вход сумматора соединен с тактирующим входом блока управления, вход останова которого соединен с входом останова сумматора.

1348824

ЮЫ

ВбСоставитель М. Е:. енина

Техрев A. Кр-:» ук Корректор М.немчик

Редактор Н.Слободяник

Тираж 6/0

ВНИИПИ Государственного i.; митета СССР по делам изобре.: чй и открытий

113035, Москва, Ж.-35, Раушская наб., д. 4/5

Подписное

Заказ 5191/48

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4