Устройство для суммирования двоичных чисел

 

Изобретение относится к вычислительной технике. Цель изобретения - расширение области применения за счет формирования результата в произвольно выбранной системе счисления С основанием . Устройство содержит регистр 1, накапливающий сумматор 2, группу элементов И-З, тактирующий вход 4, L-ичный счетчик 5, элемент задержки 6 и шифратор 7. 1 ип. i 1(Л со 4 00 00 N5 а

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„, l 348826 (51) 4 С 06 F 7/50, 7/64

ОПИСАНИЕ ИЗОБРЕТЕНИЯ„ йА, ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

М АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4084034/24-24 (22) 27.06.86 (46) 30.10.87. Бюл. Р 40 (72) В.П.Попов, С.В,Грязев и Е.В,Степанов (53) 681,325.5 (088.8) (56) Папернов А.А. Логические основы цифровой вычислительной техники. M.:

Советское радио, 1972, с.566, рис.1.

Авторское свидетельство СССР

Ф 660049, кл. С 06 F 7/бб, 1977, (54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ ДВОИЧНЫХ ЧИСЕЛ (57) Изобретение относится к вычислительной технике. Цель изобретения— расширение области применения за счет формирования результата в произвольно выбранной системе счисления с основанием L > 2. Устройство содержит регистр 1, накапливающий сумматор 2, группу элементов И 3, тактирующий вход 4, L-ичный счетчик 5, элемент задержки 6 и шифратор 7. 1 ил.

1348826

Изобретение относится к вычислительной технике.

Целью изобретения является расширение области применения эа счет формирования результата в произвольно выбранной системе счисления с основанием L >2, На чертеже представлена блок-схема устройства.

Устройство содержит регистр 1, накапливающий сумматор 2, группу элементов И 3, тактирующий вход 4, счетчик 5 (L-ичный), элемент 6 задержки и шифратор 7, осуществляющий шифрацию в двоичный код.

P=(2 — L), где n - -разрядность регистра i; — целое число, такое, что P = 0; " >

Устройство работает следующим образом.

Зададимся значением 1.=10. Пр»н подаче сигнала с входа 4 на входы элементов И 3 двоичное число, записанное предварительно в регистр 1, передается на входы накапливающего сумматора

2. При этом в накапливающем сумматоре

2 регистрируется сумма двоичного числа, записанного в регистре 1, и числа, хранившегося н накапливающем сумматоре 2 перед подачей тактиру<()JII@I" сигнала. При поступлении след o«era сигнала на вход 4 аналогичным с.бра..ои осуществляется суммирование двоичного числа регистра 1 с новым содержимым накапливающего сумматора 2.

Прис переполнении накапливающего умматора 2, когда на выходе его старшего разряда образуется сигнал переноса, последний поступает на счетчик 5 (десятичный) и одновременно на элемент 6 задержки, Таким образом, изменение на единицу числа, записанного в десятичном счетчике 5, соответствует регистрации сигнала переноса в старшем разряде накапливающего сумматора 2, Учитывая, что сигнал переноса в старшем разряде накапливающего сумматора 2 образуется при переполнении последнего, конечный результат сложения в десятичном коде за фиксированное время измерений можно определить как сумму результатов, полученных на десятичном счетчике 5 и накапливающем сумматоре 2, т.е.

S=N 2 +M, (1) где N — число отсчетов десятичного счетчика;

M — - двоичный код остатка, хранящегося в накапливающем сумматоре 2, после окончания цикла суммирования.

Как видно из этой формулы, процесс получения конечного результата суммирования в десятичном коде связан с операцией умножения, что не всегда является удобным.

Для исключения этого недостатка в устройстве выражение (1) преобразовано с помощью элемента 6 задержки и шифратора 7 в следующий алгоритм:

l5 Я=И 10 +И, (2) где k=1,2 ... — постоянный коэффициент, величича которого зависит от числа

Если начальные условия таковы, что в регистре 1 постоянно находится двоичный код числа 15, а накапливаюразрядов накапливаю20 щего сумматора 2.

В этой формуле слагаемое И равно

M=M +M,=М, +(г"-10" ), (3) где M — двоичйое число, хранящееся в накапливающем сумматоре 2 после формирования единицы переноса в старшем разряде;

M — разность между кодом числа, соответствующего полной емкости накапливающего сумма30 тора 2, и ближайшим числом, кратным степени десяти, значение которого выбирается меньше уменьшаемого.

В выражении (2) процесс умножения существенно упрощен за счет того, что каждый отсчет десятичного счетчик ка 5 кратен выбранному числу 10

Кроме этого, для того. чтобы погрешность многократного суммирования была

40 минимальна двоичный код разности М 2 после дополнительной задержки вновь подается на соответствующие разряды накапливающего сумматора 2.

Рассмотрим работу предлагаемого

45 устройства для суммирования, например, четырехразрядного накапливающего сумматора 2 и регистра 1, когда необходимо суммировать многократно один и тот же двоичный код, например, код числа 15. Дпя этого случая полная емкость накапливающего сумматора

2 и регистра 1 равна 2 16, а разФ ность М для коэффициента k, выбранного в соответствии с указанным ранее условием, т.е. k=1, составляет М =

=(2 -10 )=6.

1348826 щий сумматор 2 обнулен, то при поступлении первого сигнала на вход 4 код числа 15 будет записан в накапливающий сумматор 2. При поступлении второго сигнала на вход 4 будет осуществляться суммирование кода числа

15, хранившегося в накапливающем сумматоре 2, с кодом этого же числа, поступившим на вход сумматора 2 после подачи второго тактирующего сигнала.

В результате суммирования этих кодов должен быть получен двоичный код числа 30, т.е. 11110. Однако иэ-за того, то накапливающий сумматор 2 имеет четыре двоичны-". разряда, старший бит к да числа 30 п регистрируется в сумматоре, а используется, как сигнал переноса для регистрации в десятичном счетчике 5 и одновременно через элемент 6 задержки в шифраторе 7. В результате в накапливающем сумматоре 2 остается двоичный код 1110, т.е. число 14. При эчом к содержимому десятичного счетчика 5 прибавится единицы, которая в конечном результате

1 суммы кратна числу 10 . Этим же сигналом переноса, задержанным элементом

6 задержки на время несколько большее, чем время распространения сигналов переноса в накапливающем сумматоре 2, происходит формирование двоичного кода разности M равной в данном случае числу 6, т.е. двоичный код

0110. В результате с выхода шифратора 7 сигналы поступают на входы вто-, рого и третьего разрядов накапливающего сумматора 2. Таким образом, к содержимому сумматора 2, в котором хранится код числа 14 (1110) прибавляется код числа 6 (0110).

Единица старшего разряда двоичного кода суммы этих чисел, равной 20 (код

10100), аналогично указанному выше регистрируется десятичным счетчиком

5 и одновременно используется для формирования кода разности М =6, двоичный код которой вторично поступает на суммирование в накапливающий сумматор 2, хранящий после формирования второго переноса в старшем разряде код 0100, т.е. число 4.

В результате такого двухкратного суммирования десятичным счетчиком 5 зарегистрировано два сигнала переноса, каждый из которых кратен числу

10, и в качестве остатка в накаплиi вающем сумматоре 2 хранится двоичный код числа 10, равного в соответствии

l0

55 с формулой (3) сумме чисел М =4 и

М =6.

Таким образом, окончательное значение суммы кодов двух двоичных чисел 15 в соответствии с формулой (2) равно

S =2 10 +10=30.

При следующей операции суммирования входного кода двоичного числа 15 с остатком, хранящимся в накапливающем сумматоре 2 и равным 10, десятичный счетчик 5 зарегистрирует еще один сигнал переноса, а двоичный код остатка, хранящегося в накапливающем сумматоре 2, соответствует по аналогии с приведенным порядком суммирования числу 15, в котором M,=9, à M =6.

Таким образом, новое значение суммы равно

S =3 .10 +15=45.

При многократном суммировании, когда в формуле (2) N 10 ))М, значение суммы с достаточной степенью точности может быть представлено как

S=N. 10 (4) и результат суммирования может быть определен только по показаниям десятичного счетчика 5.

Формул а изобретения

Устройство для суммирования двоичных чисел, содержащее регистр, группу элементов И, накапливающий сумматор и счетчик, причем выходы разрядов регистра соединены с первыми входами соответствующих элементов И группы, вторые входы которых соединены с тактирующим входом устройства, а выходы подключены к входам соответствующих разрядов накапливающего сумматора, выход переноса старшего разряда которого подключен к входу счетчика, о т— л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет формирования результата в произвольно выбранной системе счисления с основанием L > 2, в устройство введены элемент задержки и шифратор, осуществляющий шифрацию в двоичный код Р=(2"-L" ), где и — разрядность регистра, k — целое число, такое, a+ i Tl что P О, L 2, а счетчик выполнен L-ичным, причем выход переноса старшего разряда накапливающего сумматора через элемент задержки подключен к входу шифратора, выходы которого подключены к входам разрядов накапливающего сумматора.

Устройство для суммирования двоичных чисел Устройство для суммирования двоичных чисел Устройство для суммирования двоичных чисел 

 

Похожие патенты:

Изобретение относится к вычислительной технике и предназначено для применения в цифровых интегрирующих машинах

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к вычислительной технике и может использоваться автономно или в комплексе с вычислительными системами для решения дифференциальных уравнений

Изобретение относится к области вычислительной техники

Изобретение относится к вычислительной технике и может быть использовано в цифровых дифференциальных анализаторах

Изобретение относится к и тульсной технике и может быть использовано в автоматизированных системах управления

Изобретение относится к области вычислительной техники и может быть использовано при решении задач моделирования

Изобретение относится к вычислительной технике и может быть использовано в спецпроцессорах или в комплексе с ЦВМ при решении дифференциальных уравнений, интегрировании функции в режиме слежения,например в системах автоматического управления динамическими обьектами или технологическими процессорами

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к вычислительной технике и предназначено для суммирования чисел с плавающей запятой

Изобретение относится к цифровой вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано в операционных системах, цифровых процессоров

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств

Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке устройств сложения, арифметико-логических устройств и т.п

Изобретение относится к автоматике и вычислительной технике и может 7 89Ю быть использовано при построении различных сумматоров

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системе автоматического контроля и управления

Изобретение относится к вычислительной технике и может быть использовано в устройствах статистической обработки информации.Цель изобретения - увеличение быстродействия

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова
Наверх