Устройство для решения уравнений математической физики

 

Изобретение относится к вычислительной технике и может быть использовано как автономно, так ив качестве процессора для универсальной ЦВМ. Цель изобретения - повышение быстродействия и точности решения . Поставленная цель достигается тем, что устройство содержит модель 1 узла сеточной области, блок 2 памяти параметров среды, блок 3 памяти узловых напряжений, блок 4 памяти констант , блок 5 формирования адреса, блок 6 итераций, блок 7 контроля вычислений, блок 8 управления, регистр , 9, генератор 10 тактовых импульсов, 5 з.п. ф-лы, 7 ил. i (Л со о:) GO N3 О5

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

20 А1 (19) (11) (51) 4 G 06 F 15/56

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ фД /pl t+ г:, ОПИСАНИЕ ИЗОБРЕТЕНИЯ, ?, H A BTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 4072850/24-24 (22) 29.04.86 (46) 30.12.87. Бюл. ¹ 48 (71) Институт проблем моделирования в энергетике АН УССР, Институт проблем информатики АН СССР и Институт электронных управляюших машин (72 ) Ю.Н. Глухов, В,Б,Егоров, А.Ф. Катков, А. В,Литвинов, Б.Н.Наумов, Г.Е.Пухов и В,П.Романцов (53) 681,325 (088.8) (56) Авторское свидетельство СССР № 323782, кл. G 06 F 7/40, 1970.

Авторское свидетельство СССР № 494751, кл. G 06 F 7/56, 1974. (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ УРАВНЕНИЙ МАТЕМАТИЧЕСКОЙ ФИЗИКИ (57) Изобретение относится к вычислительной технике и может быть использовано как автономно, так и в качестве процессора для универсальной ЦВМ. Цель изобретения — повышение быстродействия и точности решения, Поставленная цель достигается тем, что устройство содержит модель

1 узла сеточной области, блок 2 памяти параметров среды, блок 3 памяти узловых напряжений, блок 4 памяти констант, блок 5 формирования адреса, блок 6 итераций, блок 7 контроля вычислений, блок 8 управления, регистр, с2

9, генератор 10 тактовых импульсов, ф

5 з.п. ф-лы, 7 ил.

1363260

- (х,у) — !+ — G(>» у)— аЫ Зх) Зу (ду » { (J«+{) 1!+1 {! «j1 ij-1 1-«J 11> « {j iJ «J {J «J (2)

«) Изобретение относится к вычислительной технике и может быть использовано как автономно, так и в качестве спецпроцессора для универсаль- 5 ной ЦВМ.

Целью изобретения является увеличение точности z» быстродействия.

На фиг.1 изображена схема устройства; на фиг,2 — схема модели узла 10 сеточной области; на фиг.3 — схема угла границ моделируемой области; на фиг.4 — схема блока итерации;« на фиг.5 — схема блока контроля вычислений; на фиг.б — схема блока управ- 1» ления, на фиг.7 — схема блока формирования адресов.

Устройство содержит модель 1 узла сеточной области, блок 2 памяти параметров среды, блок 3 памяти узловых 20 напряжений, блок 4 памяти констант, блок 5 формирования адреса, блок 6 итераций, блок 7 контроля вычислений, блок 8 управления, регистр 9, генератор 10 тактовых импульсов, вход 11 начальных приближений, вход 12 команд, выход 13 результата устройства, Модель узла сеточной области, содержит первый 14 и второй 15 суммато-ры, первую и вторую группы регистров 30 !

6-26, умно>кители 27-31, первый 32, второй 33 и третий 34 буферные регистры, узел 35 деления, узел 36 границ моделируемой области, первый

37 и второй 38 информационные входы, 35 вход 39 адреса, входы 40 и 41 управления, выход 42 синхронизации, выход 43.

Узел 36 границ моделируемой области содержит первый 44, второй 45, 40 третий 46 и четвертый 47 элементы сравнения, четыре элемента И 48-51

Если в узле, в котором производится подсчет искомой величиz»»z, не заданы граничные условия, то величины Е;. G;, I i устанавливаются

«j» равными нулю. Если в узле заданы граничные условия 2 рода, то при расчете U; полагаются Е,, G;J («! равными нулю. Если в узле заданы граничные условия 3 рода, то при расчете полагается равным нулю I„

В том случае, когда заданы граничные условия 1 рода, в узлах, где заданы с прямыми и инверсными выходами, входы 52-54, Блок 6 итераций содержит элемент

55 задержки, первый умножитель 56; сумматор 57, входы 58-62, выход 63 блока.

Блок 7 контроля вычислений содержит регистр 64, регистр 65 невяэки, регистр 66 знака невяэки, сумматоры

67 и 68, триггер 69, входы 70-74,. выходы 75-77, Блок управления содержит мультиплексор 78, узел 79 подготовки адреса микрокоманды, блок 80 постоянной памяти, регистр 81, входы 82-84, выход 85.

Блок 5 формирования адреса содержит первый регистр 86 и сумматор 87, вторые регистр 88 и сумматор 89, первый мультиплексор 90, третьи регистр

91 и сумматор 92, четвертый регистр

93 и сумматор 94, второй мультиплексор 95, выход 96, выходы 97 и 98, входы 99 и 100, Работа устройства может быть описана на примере решения уравнения

Лапласа с переменным коэффициентом на плоскости при граничных условиях 1 рода U

= (), где U(x ó) — искомая величина;

G(x»ó) — переменные параметры среды; х, у — независимые переменные.

При переходе к разности аппроксимации в каждом узле сеточной области необходимо моделировать соотношение такие граничные условия, определе-! +{> ние U „,. не производится, а осуществляется переход к обсчету следующего узла. В зависимости от того, где находится узел моделируемой области, видоизменяется формула (2)

Например, если производится определение узлового напряжения в узле, находящ«емся на границе области, проходящей в направлении оси О, Х, то в формуле (2) будет равно нулю или произведение U; „,0, или U;.,,., Y (Ф! .,Ч

Э 13632 и т.д. Вычисление по формуле (2) выполняется в модели 1 узла сеточной области, причем изменение конфигурации границ моделируемой области в зависимости от вида граничных условий и местонахождения узла в моделируемой сеточной области выполняется блоком фиксации границ моделируемой области. Информация об узлах 10

{ узловое напряжение и параметры среды ) находится в блоке 3 памяти узловых напряжений и в блоке 2 памяти параметров среды, Информация о форме моделируемой сеточной облатси и огра- 15 яичных условиях находится в блок 2 памяти параметров среды. Управление моделью узла сеточной области осуществляется с помощью блока 8 управления .и блока фиксации границ моделируемой 20 области модели 1 узла сеточной области, которые устанавливают требуемую конфигурацию модели 1 узла сеточной области. После получения величины узлового напря»кения по формуле (2) она по- 25 падает на вход блока контроля вычислений, а из него в блок 6 организации метода итераций и через регистр 9 общего назначения записывается в блок 3 памяти узловых напряжений, ЭО

Иодель узла сеточной области работает следующим образом.

С помощью модели узла сеточной области аппаратно реализуется формула (2) с учетом рода граничных условий и местонахождения узла в моделируемой сеточной области. Информация о величинах параметров среды G ). .

G;,, G;,,G, а также о величинах 1 1

G, Е...,., задающих род граничных 40 условий, поступает по информационному входу 37 на регистры 16-19, 24- 26 соответственно. Информация о величи-. нах узловых напряжений П;1...

V;Ä. поступает по информа- . 45 ционйому входу 38 на регистры 20-23 соответ ственно, Информация с выходов регистров 16-19 и 24 поступает на входы сумматора 15 и на первые входы . умножителей 27 31 соответственно. С 5р виходов регистров 20-23 информация пдступает на входы умножителей 27-30 соответственно. С выхода регистра

25 информация поступает на вход умножителя 31. 55

С выходов умножителей 27-30 парные произведения поступают на входы . сумматора 14. При задании граничных условий 2 рода прямо на вход сумма60 тора 14 поступает информация с выхода регистра 26 о величине 1, При

IJ задании граничных условий 3 рода на вход сумматора 14 с выхода умножителя 31 подается парное произведение G . Е, С выхода сумматора 14

1) 11 инфор маци я поступает в ре ги стр 32, С выхода сумматора 15 сумма параметров среды поступает на входе регистра 33. С выходов регистров 32 и

33 информация поступает на входы узла 35 деления, в котором формируется значения искомой величины узловоl го напряжения U . С выхода узла

jJ

35 искомая величина U поступает в регистр 34 и далее на информационный выход 43.

Управление моделью узла сеточной области осуществляется узлом 36 границ моделируемой области, который работает следующим образом. На одни входы элементов 44-47 сравнения фиксируются в виде констант адреса верхней граничной строки моделируемой области, нижней граничной строки моделируемой области, левого граничного столбца моделируемой области и правого граничного столбца моделируемой области соответственно. С блока 5 формирования адреса через вход 52 .текущего адреса на другие входы элементов 44-47 сравнения поступает адрес обсчитываемого искомого узла.

При совпадении, например, текущего адреса строки искомого узла с зафиксированным адресом верхней граничной строки элемент 44 сравнения выставляет сигнал блокировки на вход элемента И 48, на первый вход которой поступает сигнал с блока 8 управления, которьпi управляет записью информации G,,,,,U.» „; в регистры 19 и 23. В результате блокировки сигнала управления новая информация в регистры 19 и 23 не поступает, а старая обнуляется. С выхода умножителя 30 на вход сумматора 14 поступает нулевое значение. Таким образом, парное произведение V»,,» r,, равно нулю.. В том случае, когда с фиксированными адресами граничной стро-, ки и граничного столбца совпадает текущий адрес и строки, и столбца искомого узла (узел находится в углу моделируемой области ), блокируется запись в виде пары регистров, и тог-. да два парных, произведения равны нулю. В том случае, когда текущий

5 136

I адрес не совпадает с фиксированными адресами, осуц1ествляется полный обсчет узла. Регистры 24-26 рода граничы.»х условий управляются непосредственно блоком 8 управления, При наличии в памяти граничных условий 1, 2 или 3 рода блок управления выдает сигнал разрешения записи в соответствующий регистр.

Блоки 6 и 7 итераций и контроля вычислений работают следующим образом, Вид итеративного процесса,,в соответствии с которым решается задача (1), задается в блоке организации метода итераций, В зависимости от того, принимается ли метод итерации по Зейделю или релаксационный метод, блок организации метода итераций работает по-разному, Опишем функционирование блока организации метода итераций на примере осуществления ит ер ации по ме т оду вер хн ей р ел ак сации. С информационного выхода 43 модели узла сеточной области каждое полученное по формуле (2) значение .() Ô») узлового напряжения U поступает на информационный вход 72 блока контроля вычислений. На информационный вход 71 поступает значение узлового напряжения U,.", полученное на предыдуцей итераций. В регистре 64 параллельная информация преобразуется в последовательную и с его выхода поступает на первый вход сумматора 67, на второй вход которого поступает информация с входа 72, В сумматоре

67 вычисляется величина текущей не(» ) (k4») (4) — U"

»j 1) \)

С выхода сумматора 67 величина текущей невязки поступает в регистр 65 невязки, а с него — на первый вход сумматора 68, на второй вход которого с входя 73 поступает значение заданной невяэки Е . В сумматоре. 68 производится оценка величины невязки текуцеи f .. по сравнению с эадан(М»)

») ной невяэкой з, Режимом работы сумматора 68 (сложения или вычитания ) управляет знак текущей невязки

Е " который к моменту анализа на1) ходится в регистре 66 знака невязки, Когда достигнута требуемая точность получения величины узловых напряжений во всех узлах моделируемой об) ласти, сигнал с выхода сумматора 68 взводит триггер 69, Триггер 69 вы3260 6 дает команду в блок 8 управления на остановку вычислений, Полученное в блоке контроля вычислений значение (м t) текущей невязки Г ; передается через вход 60 на первый вход умножителя 56 блока итераций. На второй вход умножителя 56 с входа 61 поступает релаксационный параметр . Полученное на выходе умножителя 56 произведение (4+1) поступает на вход сумматора

57. I)a вход элемента 55 задержки через информационный вход 59 поступает .значение узлового напряжения U

)5 полученное в результате предыдуцей итерации. С выхода элемента задержки информация поступает на вход еумматора 57. В сумматоре 57 осуцествляется коррекция величины узлового напряже2р ния, в результате чего получает искомую величину узлового напряжения (»с4 ) (4) (ы ()

Ц ) = Ц ») Е ;)

С выхода сумматора 57 через информационный выход 63 блока итераций

26 искомое узловое напряжение записывается в блок 3 памяти узловых напряжений. При вычислении величины напряжения в следующем узле сеточной области процесс вычисления повторяет30 ся. Если релаксационн»п» параметр принимает значение 1 2, то реализуется итерационный метод последовательной верхней релаксации. Если релаксационный параметр = О, реализуется итерационный метод по Зейделю.

Блок 8 управления выполняет функцию микропрограммного управления выполнением операций в устройстве в эа40 висимости от задаваемой команды, В блоке 80 постоянной памяти запиж)ваются подпрограммы работы устройства, Эти подпрограммы ввода узловых напряжений U, параметров среды G констант, заданной невяэки з и релаксационного параметра у конфигурации моделируемой области, а,также подп ро rp аммы и т ер аций и вывода пр осчитанных узловых напряжений

60 функцию генерации очередных адресов микрокоманд в блоке 80 постоянной памяти выполняет узел 79 подготовки адреса микрокоманды. Адрес стартовой микрокоманды нужной подпрограмм) вво56 дится на первый вход узла 79 через управляющий вход 82. Узел 79 выполняет три различных способа формирования адреса MHKpoKoMB»»p,: непосред-. ственное задание адреса микрокоманды

13632 блока 80 . постоянной памяти с управляющего входа 82 (переход по абсолютному адресу); инкремент адреса (последовательный перебор адресов постоянного запоминающего устройства 80 (адрес = адрес + 1 ); переход по стеку (возврат из микропрограммы ), По сигналу синхронизации, который поступает на вход узла 79 через вход 10

84 синхронизации, формируется адрес, который с выхода узла 79 поступает на вхоц блока 80 постоянной памяти, в котором хранятся микрокоманды, Каждая микрокоманда содержит дополни- 15 тельные биты, предназначенные для выборки из блока 80 памяти следующей микрокоманды, Микрокоманда содержит несколько полей. Сигналы поля третьего и четвертого выходов блока 80 по- 20 стоянной памяти указывают, где находится следующий адрес: на управляющем входе 82, на выходе сумматора инкремента адресов или на стеке. С помощью мультиплексора 78 можно 25 осуществлять условные и безусловные микропрограммные действия, С помощью входа, соединенного с входом 83 управления, мультиплексор 78 осуществляет выбор функции, поступающей по его 30 второму или третьему входу. Сигнал поля второго выхода блока 80 постоянной памяти указывают адрес безусловного перехода иди адрес микропрограмы. Сигналы поля первого выхода блока 80 памяти поступают на вход регистра 81. Его разрядность соответствует разрядности микрокоманды, выбираемой из данного поля, Блок 7 формирования адреса сос- 40 тоит из двух одинаковых генераторов, один из которых обеспечивает формирование адресов строк и столбцов памяти узловых напряжений, а другой обеспечивает формирование адресов строк столбцов памяти параметров среды.

По шине 99 в блок 7 записываются начальные адреса рабочей области. По входу управления 96 на управляющие входы сумматоров 87, 89, 92 и 94 по- 50 даются управляющие константы, а также задается режим работы регистров .

86, 88, 91 и 93 адресов . Для смены адреса строки си столбца необходимо семь тактов синхронизации, которые осуществляют последовательно суммирование кода управляющей контстанты с текущим адресом, содержащимся в регистрах адресов, По истечении семи сии хр от акт о в в адр е сны х р е ги ст р ах сформированы новые адреса строк и столбцов. Сформированные адреса поступают на входы мультиплексоров

90 и 95 и через них на адресные шины обоих блоков памяти, Вначале подаются адреса строк выбираемых ячеек, затем на те же адресеные шины задаются адреса столбцов.

Формула из о брет ения 1, Устройство для решения уравР нению мат ематиче ской физики, содержащее блок памяти узловых напряжений и модель узла сеточной области, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия и точности решения, оно содержит блок управления, блок памяти констант, блок итераций, блок контроля вычисления, регистр, блок памяти парамет-; ров среды, блоК формирования адресов и генератбр тактовых импульсов, при-, чем выходы с первого по четвертый блока управления подключены соответственно к входу чтения-записи ре- гистра, к управляющему входу блока памяти узловых напряжений, к входам чтения-записи блока памяти констант и блока памяти параметров среды, первый и второй выходы первой группы, с первого по четвертый выходы второй группы, выходы с первого по десятый третьей группы блока управления подключены соответственно к управляющим входаМ первого и второго блоков итераций, к управляющим входам с первого по четверый блока контроля вычислений и к управляющим входам с первого по десятый блока формирования адреса, выходы с первого по седьмой четвертой группы блока управления подключены соответственно к управляющим входам с первого по седьмой модели узла сеточной области, информационный вход начальных приближений устройства подключен к(первому1информационному входу регистра, выход которого подключен к информационному входу блока памяти узловых напряжений, к информационным входам блока формирования адреса, блока памяти параметров среды и блока памяти констант, первый и второй выходы которого подключены соответственно к первым информационным входам соответственно блока итераций сеточной о бл асти подключены соот ветственно к пятому входу узла границ моделируемой области, к информационным входам регистров первой и второй

f групп, выходи с первого по девятый узел границ моделируемой области подключены соответственно к входам чтения-записи соответственно регист- . ров с четвертого по седьмой первой группы и с первого по четвертый второй группы, синхровход модели узла сеточной области подключен к синхровходам регистров с первого по третий, первого и второго сумматоров, умножителей с первого по пятый, регистров первой и второй групп, информационный выход первого сумматора подключен к информационному входу первого регистра, . выход которого подключен к первому входу узла деления, информационный выход второго сумматора подключен к информационному входу второго регистра, выход которого подключен к второму входу узла деления, информационный выход которого подключен к информационному входу третьего регистра, выход которого подключен к выходу модели узла сеточной области, выходы первого, четвертого, пятого, шестого и седьмого регистров первой группы подключены соотве ственно к первым входам умножителей с первого по пятый и к входам с первого по пятый второго сумматора, выходы второго и третьего регистров первой группы подключены соответственно к второму входу пятого умножителя и к первому входу первого. сумматора, выходы регистров с первого по четвертый второй группы подключены к вторым входам соответственно умножителей с первого по четвертый, информационные выходы умножителей с первого по пятый подключены соответственно к входам с второго по шестой первого сумматора. с третьего по шестой информационные входы модели узла сеточной области подключены к входам с шестого по девятый узла границ сеточной области, при этом узел границ моделируемой области содержит четыре элемента И и четыре элемента сравнения, с первого по четвертый входы узла границ моделируемой области подключены соответственно к первым входам элементов

И с первого по четвертый, пятый вход узла границ моделируемой области

9 1363260 и блока контроля вычислений, первый, второй. и третий выходы которого подключены; соответственно к входу режима блока управления, к второму и третьему информационным входам блока итераций, выход которого подключен к второму информационному входу регистра, выход генератора тактовых импульсов подключен к синхровхо- 10 дам регистра, блока памяти узловых напряжений, блока формирования адреса, блока памяти параметров среды, модели узла сеточной области, блока контроля вычислений, блока памяти 15 . констант и блока управления, вход команды которого подключен к входу команды устройства, выход блока памяти узловых напряжений подключен к второму информационному входу блока 20 констант вычислений, к первому информационному входу модели узла сеточной области и к выходу результата устройства, первый выход блока фор.мирования адреса подключен к адресным входам блока памяти узловых на-., пряжений и модели узла сеточной об ласти, второй выход — к адресному входу блока памяти параметров среды, выход которого подключен к второму З0 информационному входу модели. узла сеточной области, выход которой подключен к третьему информационному входу блока контроля вычислений, входы с первого по четвертый границ сеточной области устройства подключены соответственно к информационным входам с третьего по шестой модели .узла сеточной области, 2, Устройство по п.1, о т л и — 40 ч а ю щ е е с я тем, что модель узла сеточной области содержит пять умножителей, два сумматора, первую группу из семи регистров, вторую группу из четырех регистров, узел 45 границ моделируемой области, с первого по третий регистры и узел деле- . ния, причем управляющие входы с первого по четвертый модели узла сеточной области подключены соответст- 50 венно к входам с первого по четвертый узла границ моделируемой области, управляющие входы с пятого по седь.мой модели узла сеточной области подключены к входам чтения-записи регистров с первого по третий первой группы и регистров с первого по третий, адресный первый информационный и второй информационный входы модели

363260

ll

l подключен к первым входам элементов сравнения с первого по четвертый, входы с шестого по девятый узла границ моделируемой области подключены к вторым входам соответственно элементов сравнения с первого по четвертый, выходы которых подключены соответственно к вторым входам элементов И с первого по четвертый, инверсные выходы которых подключены соответственно к выходам с первого по четвертый узла границ моделируемой области, прямые выходы элемен-, тов И с первого по четвертый подключены соответственно к выходам с пятого по восьмой узла границ моделируемой области.

3, Устройство по п.l, о т л и— ч а ю щ е е с я тем, что блок управ ления содержит мультиплексор, узел постоянной памяти, узел подготовки адреса микрокоманды и регистр, причем первый выход узла постоянной памяти подключен к информационному входу регистра, второй выход объединен с входом команды блока и подключен к информационному входу узла подготовки адреса микрокоманды, выход которого подключен к адресному входу узла постоянной памяти, третий и четвертый выходы которого подключены соответственно к первому и второму информационным входам мультиплексора, выход которого подключен к управляющему входу узла подготовки адреса микрокоманды, вход режима блока подключен к управляющему входу мультиплексора, синхровход — к входу синхронизации узла подготовки адреса микрокоманды и к входу чтения регистра, выходы которого подключены,соответственно к выходам блока, 4, Устройство по п.l, о т л и ч а ю щ е е с я тем,.что блок формирования адреса содержит четыре регистра, четыре сумматора и два мультиплексора, причем управляющие входы с первого по десятый блока подключены соответственно к управляющим входам первого и второго мультиплексоров, к управляющим входам регистров с первого по четвертый и к входам синхронизации сумматоров с первого по четвертый, информационный вход блока подключен к первым информационным входам регистров с первого по четвертый, вход синхронизации— к первым информационным входам сумматоров с первого по четвертый и к входам синхронизации регистров с первого по четвертый, первые выходы регистров с первого по четвертый подключены соответственно к вторым информационным входам сумматоров с первого по четвертый, информационные выходы которых подключены соответ)p ственно к вторым информационным входам регистров с первого по четвертый, вторые выходы первого и второго регистров подключены соответственно к первому и второму информационным входам первого мультиплексора, выход которого подключен к первому выходу блока, вторые выходы третьего и четвертого регистров подключены соответственно к первому и второму инфор ð мационным входам второго мультиплексора, выход которого подключен к втором выходу блока, 5. Устройство по п.l, о т л и—

25 ч а ю щ е е с я тем, что блок контроля вычислений содержит регистр, ° регистр невязки, регистр знака невязки, два сумматора и триггер, причем первый, второй и третий информаgp ционный входы блока подключены соответственно к первому информационному входу первого сумматора, к информационному входу регистра и к первому информационному входу второго сумматора, вход синхронизации блока подключен к входам синхронизации регистра, регистра невязки, регистра знака невязки, первого и второго сумматоров и триггера, управляющие вхо4О ды с первого по четвертый блока подключены соответственно к входам записи регистра, считывания регистра, записи регистра невязки и записи регистра знака невязки, выход переноса

4> первого сумматора подключен к информационному входу триггера, выход которого подключен к первому выходу блока, выход регистра подключен к вгорому информационному входу второго

5О сумматора и второму выходу блока, информационный выход второго сумматора подключен к информационным входам регистра невязки, регистра знака невязки и к третьему выходу

5 блока, выходы регистра невяэки и регистра знака невязки подключены соответственно к второму информационному входу и к знаковому входу первого сумматора.

13

1363260 14

6. Устройство по п. 1, о т л и — рег ения умножителя и сумматора, вход

Ф ч а ю щ е е с я тем, что,блок ите- синхронизации блока подключен к вхораций содержит уиножитель, элемент дам синхронизации умножителя, сумзадержки и сумматор, причем первый, 5 матора и элемента задержки, выхоДы второй и третий информационные входы элемента задержки и умножителя блока подключены соответственно к подключены соответственно к первходу элемента задержки, к первому вому и второму информационным и второму информационным входам умно- входам сумматора, выход котожителя, первый и второй управляющие 1р рого подключен к выходу бловходы блока подключены к входам раз- ка.

1363260

l 363260

Составитель В. Смирнов

Редактор Е,Копча Техред A.Кравчук Корректор И.Максимишинец

Заказ 6365/43 Тираж 671 .Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, R-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул, Проектная, 4