Устройство для контроля выводов больших интегральных схем

 

Изобретение относится к цифровой вычислительной технике и может быть использовано при проектировании самоконтролируемых больших интегральных схем (БИС) для цифровых вычислительных машин и систем. Цель изобретения - повыгаение оперативности контроля путем обеспечения проверки выводов за один цикл и расширение области применения устройства за счет обеспечения возможности совмещения контроля выводов БИС с контролем правильности ее функционирования. Устройство для контроля выводов БИС содержит элемент 2И-ИЛИ 1, коммутатор 2, дешифратор 3, генератор тактовых импульсов 4, триггеры пуска 5 и управления 6, группу 9 элементов И, первый 10, второй II и третий 12 элементы И, демультиплексор выводов 7, мультиплексор 8. 3 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИ Х

РЕСПУБЛИК

„„Я0„„1381513 A 1 (51) 4 G 06 F II/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

K ABTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4111215/24-24 (22) 17.06.86 (46) 15.03.88. Бюл. М 10

- (72) В.С.Харченко, В.П.Улитенко, Г.Н.Тимонькин, P.È.Могутин, С.Н.Ткаченко и Б.О,Сперанский (53) 681.3(088,8) (56) Авторское свидетельство СССР

М 1015383, кл. С 06 F 9/22, G 06 F 11/00, 1983.

Авторское свидетельство СССР

Ф 1264181, кл. 0 06 F 11/00, 1984. (54) УСТРОЙСТВО ДПЯ КОНТРОЛЯ ВЫВОДОВ

БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ (57) Изобретение относится к цифровой вычислительной технике и может быть использовано при проектировании самоконтролируемых больших интегральных схем (БИС) для цифровых вычислительных машин и систем. Цель изобретения — повышение оперативности контроля путем обеспечения проверки выводов за один цикл и расширение области применения устройства за счет обеспечения возможности совмещения контроля выводов БИС с контролем правильности ее функционирования. Устройство для контроля выводов БИС содержит элемент 2И-ИЛИ 1, коммутатор

2, дешифратор 3, генератор тактовых импульсов 4, триггеры пуска 5 и управления 6, группу 9 элементов И, первый 10, второй 11 и третий 12 элементы И, демультиплексор выводов 7, мультиплексор 8. 3 ил.

1381513

Изобретение относится к цифровой вычислительной технике и может быть использовано при проектировании самоконтролируемых больших интегральных схем (БИС) для цифровых вычислительных машин и систем.

Цель изобретения — повышение оперативности контроля путем обеспечения проверки выводов эа один цикл, а также расширение области применения за счет обеспечения возможности совмещения контроля выводов БИС с контролем правильности функционирования. 15

На фиг.l представлена функциональная схема устройства; на фиг.2 — схема подключения второго выхода демультиплексора к первому входу мультиплексора; на фиг.3 — нременная диаграмма работы устройства.

Устройство для контроля выводов

БИС (фиг,l) содержит элемент 2ИИЛИ 1, коммутатор 2, дешифратор 3, генератор 4 тактовых импульсов, триг- 25 геры пуска 5 и.управления 6, демультиплексор 7, мультиплексор 8, группу

9 элементов И, первый 10, второй 11 и третий 12 элементы И, информационный вход 13 мультиплексора, информационные вход 14 и выход 15 устройства, выход 16 коммутатора 2, выход

17 триггера 5 пуска, выход 18 отказа, тестовые вход 19 и выход ?О реакций контролируемой БИС на тестовые воздействия устройства, выход 21 35 мультиплексора 8, первый 22 и второй

23 выходы генератора 4.

Элемент 2И-И11И 1 предназначен для формирования обобщенного сигнала отка- за в соответствии с логической функ- 4Р цией и ь

z = x h v, + х Л у

Э где х (0, 1) — значение управляющего сигнала; 45 у, е (0,1) — значение сигнала 1-го

1 разряда информационного входа;

1=1 п — номер разряда информациОннОгО ВхОди, 5р

При нулевом (единичном) значении управляющего сигнала, если на его информационный вход поступает код, содержащий хотя бы одну единицу (один нуль) то íà его выходе фор- 55 мируется нулевой сигнал.

Коммутатор 2 предназначен для коммутации рабочей информации с входа 14 устройства (контрольного кода с выхода триггера 6) на выводы модуля при (нулевом, единичном) состоянии триггера 5 пуска, Дешифратор 3 крда начала контроля предназначен для формиронания сигнала управления триггером 5 пуска. Генератор 4 тактовых импульсон предназначен для формирования последовательности тактовых импульсов, синхронизирующих работу устройства. Триггер 5 пуска предназначен для формирования сигнала управления запуском генератора

4 тактовых импульсов. Триггер 6 управления предназначен для формирования контрольного кода и управления работой устройства.

Демультиплексор 7 служит для коммутации выходных сигналов устройства. При единичном сигнале на его управляющем входе сигналы, поступающие на его информационный вход, коммутируются Hà его первый выход, являющийся выходом 20 устройства, а при нулевом управляющем сигнале сигналы, поступающие на его информационный вход, коммутируются на его второй выход. Мультиплексор 8 предназначен для соединения входов модуля

БИС с ныходом демультиплексора при нулевом управляющем сигнале, с тестовым входом 19 устройства при единичном управляющем сигнале. Группа

9 элементов И предназначена для отключения нходон модуля От выводов при их контроле.

Элемент И 10 служит для упранле, ния записью информации в триггер 6 управления. Элемент И ll служит для формирования сигнала отказа. Элемент

И 12 предназначен для формирования сигнала выключения триггера 5 пуска.

Устройство работает следующим образом.

Б исходном состоянии триггеры 5 пуска и 6 управления обнулены, на выходе 17 присутствует единичный сигнал (цепи установки исходного состояния, Общий для схемы модуля БИС и для предлагаемого устройства, условно не показаны). При этом демультиплексор 7 коммутирует ныход 16 коммутатора 2 на выход 20 устройства, а мультиплексор 8 соединяет вход 19 устройства с информационным входом группы 9 элементов И.

Для организации контроля выводов модуля БИС на вход 19 устройства по.-, дают код начала контроля, который через мультиплексор 8 и группу 9 эле1381513 ментов И поступает на вход дешифратора 3 кода начала контроля, который формирует на своем выходе единичный сигнал. Ilo этому сигналу триггер 5

5 пуска устанавливается в единичное состояние. Единичный сигнал с его прямого выхода поступает на вход генератора 4, а нулевой сигнал с инверсного выхода поступает на управляющие входы коммутатора 2, группы

9 элементов И, мультиплексора 8 и демультиплексора 7.

Демультиплексор 7 перекоммутирует выход 16 коммутатора 2 на первый информационный вход мультиплексора, а мультиплексор 8 соединяет информационный вход группы 9 элементов И с вторым выходом демультиплексора. Таким образом, выводи модуля соответЭ 20 ствующие его выходам, оказннавтся соединенными с его выводами, соответствувщим его входам.

Нулевой контрольный код,формируемый триггером 6 управления, через коммутатор 2, демультиплексор 7 и мультиплексор 8, проходя через выводы модуля, поступает на информационный вход элемента 2И-ИЛИ 1. Если в коде, поступавщем на информационный вход элемента 2И-ИЛИ 1 присутствует

30 хотя бн одна единица (что соответствует наличии хотя бн одной неисправности типа "константа 1" или обрыв)> то на его выходе присутствует нуль и последовательность тактовых импуль- 3-. сов, формируемых генератором 4 на втором выходе 23, через элемент И ll поступает на выход 18 отказа. Если неисправность "константа 1" отсутствует, то на выходе элемента 2И-ИЛИ 1 через время задержки, определенное цепьв прохождения контрольного кода и срабатывания элемента 2И-ИЛИ 1 (7 )т появляется единица и по заднему фронту первого тактового импульса, 45 сформированного на первом выходе 22 генератора 4, триггер 6 переходит в единичное состояние. На информационный вход элемента 2И-ИЛИ поступает единичный код (все разряды единичные). 50

На выходе элемента 2И-ИЛИ 1 через время задержки ", формируется единица, что соответствует отсутствию неисправностей типа "константа 0" или короткое замыкание Первый импульс сформированный на выходе 23 генератора 4, проходит через элемент И 12, и триггер 5 пуска переходит н нулевое состояние ° Единичный сигнал с его нулевого выхода переводит модуль и рабочее состояние (открывает группу 9 элементов И и переключает коммутатор 2), а также, поступая на управляющие входы демультиплексора

7 и мультиплексора 8, осуществляет перекоммутацию, благодаря которой выводы модуля оказываются соединенными с тестовыми входом 19 и выходом

20 реакции устройства.

Далее можно начать контроль правильности функционирования модуля

БИС, например, тестированием, пода-.— вая йа вход 19 устройства контрольные тесты, а с выхода 20 ус-.ройства снимая реакцию схемы модуля БИС на эти тесты. Код начала контроля вннодон модуля БИС может размещаться как первый тест в тестовой последовательности, используемои для контроля правильности функционирования модуля

БИС, и контроль выводов модуля может использоваться н качестве подконтроля более общего контроля правильности функционирования. Такая организация проведения контроля выводов модуля БИС позволяет исклвчить затраты времени на контроль пранильности функционирования модуля с неисправными выводами, а также на подключение модуля БИС к различным устройствам контроля. Если же присутствует хотя бы одна неисправность типа "константа 0", то на информационный вход элемента 2И-ИЛИ 1 поступает код, содержащий хотя бн один нуль. На выходе элемента 2И-ИЛИ 1 через время задержки формируется нулевой сигнал, и последовательность импульсов, формируемых на втором выходе 23 генератора 4, поступает через элемент

И 11 на выход 18 отказа устройства.

Таким образом осуществляется контроль выводов модуля перед началом контроля правильности его функционирования. формула изобретения

Устройство для контроля выводов больших интегральных схем, содержащее коммутатор, дешифратор, генератор тактовых импульсов, триггеры пуска и управления, группу элементов И, первый и второй элементы И, причем выходы элементов И группы соединены с группой информационных входов дешифратора и образуют выход устройства для подключения к входу контроли-,1

1381513 руемой большой интегральной схемы, выход дешифратора соединен с S-входом триггера пуска, нулевой выход которого соединен с первыми входами элементов И группы и управляющим входом коммутатора, единичный выход триггера пуска соединен с входом запуска генератора тактовых импульсов, первый и второй выходы которого соединены соответственно с прямым входом первого и прямым входом второго элементов И, первый информационный вход коммутатора является входом устройства для подключения к выходу контролируемой большой интегральной схемы, о т л и ч а ю щ е е с я тем, что, с целью повышения оперативности контроля за счет обеспечения проверки выводов за один цикл и расширения области применения за счет обеспечения воэможности совмещения контроля выводов большой интегральной схемы с контролем правильности ее функционирования, устройство содержит элемент 2 И-ИЛИ, думультиплексор и третий элемент И, причем группа выходов мультиплексора соединена с вторыми входами элементов И группы, с группой информационных входов элемента

2И-ИЛИ, выходы элемента 2И-ИЛИ соединен с D-входом триггера управления, инверсным входом второго элемента И и первым входом третьего элемента И, выход которого соединен с R-входом триггера пуска, выход триггера управления соединен с вторым информационным входом коммутатора, с управляющим входом элемента 2И-ИЛИ, с инверсным входом первого элемента И и с вторым входом третьего элемента И, третий вход которого соединен с вто", рым выходом генератора тактовых импульсов, нулевой выход триггера пуска соединен с управляющими входами демультиплексора и мультиплексора., выход коммутатора соединен с информационным входом демультиплексора, первый выход которого является выходом реакций контролируемой большой интегральной схемы на тестовые воздействия устройстъа, 1-й разряд второго выхода демультиплексора соединен с (j n + 1)-мн разрядами первого информационного входа мультиплексора, (i=1,n, где П вЂ” разрядность выхода контролируемой схемы, J=O> K> где К - число групп разрядов входа контролируемой схемы, причем число разрядов в группах с О-й по (К-1)-ю равно п) второй информационный вход которого является входом тестов устройства, выход второго элемента

И является выходом отказа устройства, выход первого элемента И соединен с входом синхронизации триггера управления.

1381513

Составитель Д.Ванюхин

Техред Л.Олийнык Корректор И.Муска .

Редактор И,Рибченко

Заказ 1185/45 Тираж Э04 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытйй

113035, Москва, Ж-35, Раушская наб. ° д. 4/5

Производственно-полиграфическое предприятие, r. ужгород, ул. Проектная, 4

Устройство для контроля выводов больших интегральных схем Устройство для контроля выводов больших интегральных схем Устройство для контроля выводов больших интегральных схем Устройство для контроля выводов больших интегральных схем Устройство для контроля выводов больших интегральных схем 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано для контроля состояния контроллера или другого устройства, содержащего микропроцессор, при включении или сбоях питания

Изобретение относится к устройствам вычислительной техники и предназначено для обнаружения сбоев и отказов источников электропитания средств вычислительной техники

Изобретение относится к области цифровой вычислительной техники и автоматики и может быть использовано при построении устройств защиты микропроцессоров от сбоев питания или нарушения области допустимых значений величины напряжения источника питания

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении цифровых узлов контроля правильности передачи двоичного кода

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах, бующих строго последовательного включения различных номиналов питающего напряжения

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля параметров цифровых интегральных микросхем

Изобретение относится к вычислительной технике и позволяет осущест//

Изобретение относится к вычислительной технике

Изобретение относится к контрольноизмерительной технике, в частности к технике контроля логических блоков, предназначено для применения в контрольно-диагностической аппаратуре и является усовершенствованием основного а.с

Изобретение относится к контролю интегральных схем

Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах контроля больших интегральных схем (БИС)

Изобретение относится к контрольно-испытательной технике и может быть использовано при контроле скрытых дефектов многокаскадных линейных интегральных схем по импульсным шумам

Изобретение относится к электронной технике

Изобретение относится к контрольно-измерительной технике и может быть использовано для койтроля больших интегральных схем (БИС)

Изобретение относится к области вычислительной техники

Изобретение относится к области вычис-пительной техники и может быть использовано при разработке интегральных микросхем в качестве

Изобретение относится к контрольно-измерительной технике и может быть использовано в системах контроля электрических параметров интегральных микросхем

Изобретение относится к технической диагностике

Изобретение относится к области микроэлектроники и может быть использовано для выделения из партии интегральных схем (ИС) схемы повышенной надежности
Наверх