Узел для контроля интегральных микросхем

 

Изобретение относится к области вычис-пительной техники и может быть использовано при разработке интегральных микросхем в качестве . встроенного элемента контроля. Целью изобретения является повышение достоверности контроля узла. В узле.для контроля интегральных микросхем приравенстве сигналов на информационных входах формируется единичный сигнал на выходе исправности узла, а код на контрольных выходах узла повторяет входной код. При неравенстве сигналов на информационных входах узла на выходе исправности узла формируется нулевой сигнал, а код на контрольньгх выходах узла является инверсным по отношению к входному коду. Инверсия входного кода при неравенстве входных сигналов дает возможность повысить достоверность контроля . 2 ил., 1 табл. I (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУ БЛИН

„ЛО„, 12821

А1 (51)4 G 06 F 11/00.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР.

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3823298/24-24 (22) 10.12.84 (46) 07.01.87. Бюл У 1 (72) С.И.Терешко и А.А.Синклинер (53) 681.3 (088 ° 8) (56) Авторское свидетельство СССР

У 325706, кл. Н 03 К 19/00, 1970.

Авторское свидетельство СССР

9 837283, кл. Н 03 К 19/00, 1979. (54) УЗЕЛ ДЛЯ КОНТРОЛЯ ИНТЕГРАЛЬНЫХ

MHKP0CXEN (57) Изобретение относится к области вычислительной техники и может быть использовано при разработке интегральных микросхем в качестве встроенного элемента контроля. Целью изобретения является повышение достоверности контроля узла. В узле для контроля интегральных микросхем при. равенстве сигналов на информационных входах формируется единичный сигнал на выходе исправности узла, а код на контрольных выходах узла повторяет входной код. При неравенстве сигналов на информационных входах узла на выходе исправности узла формируется нулевой сигнал, а код на контрольных выходах узла является инверсным по отношению к входному коду. Инверсия входного кода при неравенстве входных сигналов дает возможность повысить достоверность конт- 9 роля ° 2 ил., 1 табл.

1282132

Изобретение относится к вычйслйтельнои технике и может быть использовано при разработке интегральных микросхем в качестве встроенного элемента контроля. 5

Целью изобретения является повышение достоверности контроля узла.

На фиг. 1 приведена функциональная схема узла для контроля интегральных микросхем; на фиг. 2 — вари- 10 ант построения узла на MOII-транзисторах.

Узел для контроля интегральных микросхем (фиг. 1) содержит информационные входы 1-3 узла, элементы 415

7 равнозначности, выход 8 исправности узла и контрольные выходы 9-11 узла.

На фиг. 2 обозначены делитель 12 напряжения, шина 13 питающего напря-.

20 жения, шина 14 нулевого потенциала, ИОП-транзисторы 15-44.

Узел для контроля интегральных микросхем работает следующим образом.

При подаче на первый 1, второй 2 и третий 3 информационные входы узла трех одноразрядйых чисел на выходах

18-11 узла формируются сигналы сравне- ния входных чисел в соответствии с таблицей.

Как видно из таблицы, при равенстве входных сигналов на выходе 8 исправности узла формируется единичный сигнал, а на контрольные. выходы 9-11 узла входные сигналы проходят без изменения.

При неравенстве входных сигналов на выходе 8 исправности узла формируется нулевой сигнал, а на конт- 40 рольных выходах 9-11 узла присутствуют инвертированные входные сигналы °

Такое построение узла для контроля интегральных микросхем позволяет .45 повысить достоверность контроля. Контроль равенства входных сигналов не только по сигналу на выходе 8 исп. равности узла, но и путем сравнения сигналов, например, на информацион- 50 ном входе 1 узла и на контрольном выходе 9 узла, позволяет обнаружить неисправность даже при обрыве связи между выходом первого элемента

4 равнозначности и выходом 8 исправ- 55 ности узла. Так можно повысить достоверность контроля.

Необходимость применения такого узла для контроля интегральных микросхем обусловлена тем, что внутри интегральных схем часто имеются однотипные узлы, для проверки которых используются одинаковые тесты.

Узел для контроля интегральных микросхем, построенный на МОП-транзисторах (фиг. 2), работает следующим образом.

Пусть на информационные входы 1 и 3 узла поступают единичные сигналы, а на информационный вход 2 узла нулевой сигнал. В этом случае транзисторы 16, 18 и 20 первого элемента 4 равнозначности открыты, а транзисторы 17, 19 и 21 — закрыты и на выходе 8 исправности узла формируется высокий потенциал (логический ноль). Этот же сигнал поступает на первый вход второго элемента 5 равнозначности и открывает транзистор

26 (транзистор 23 в этом случае закрыт). Одновременно на второй и третий входы второго элемента 5 равнозначности поступает единичный сиг- . нал с информационного входа 1 узла, который открывает транзисторы 24 и

25. Транзисторы 27 и 28 в этом случае закрыты. Ток через схему не протекает и, следовательно, на выходе

9 узла формируется потенциал высокого уровня (логический ноль). Нулевой сигнал с выхода первого элемента 4 равнозначности поступает и на первый вход третьего элемента 6 равно значности, на остальные входы кото- рого поступает нулевой сигнал с информационного входа 2 узла. В этом случае протекает ток через транзисторы 33-35, и на выходе 10 узла формируется низкий уровень сигнала, соответствующий логической единице.

Кроме того, нулевой сигнал с выхода первого элемента 4 равнозначности поступает на первый вход чет-. вертого элемента 7 равнозначности, на остальные входы которого поступает единичный сигнал с входа 3 узла. В этом случае транзисторы 38-40 открыты, а транзисторы 37, 41 н 42 закрыты и с выхода 11 узла снимается сигнал, соответствующий логическому нуЛЮ.

Таким образом, при неравенстве входных сигналов произошло инвертирование входных сигналов на выходах

9-11 узла. 1282132

0

0

0

0

0

0

0 фие.!

Формула изобретейия

Узел для контроля интегральных микросхем, содержащий первый элемент равнозначности, причем входы первого элемента равнозначности являются информационными входами узла, выход первого элемента равнозначности является выходом исправности узла, отличающийся тем, что, с целью повьппения достоверности контроля, в него введены три элемента рав-„ нозначности, причем выход первого элемента равнозначности соединен с первыми входами второго, третьего и чет5 вертого элементов равнозначности, первый, второй.и третий информационные входы узла объединены с вторыми и третьими входами соответственно второго, третьего и четвертого элементов равнозначности, выходы которых являются контрольными выходами узла.

1282 I 32

Составитель В.Гречнев

Редактор И.Николайчук Техред H.Кадар Корректор Е.Сирохман

Заказ 7268/48 Тираж 670 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул, Проектная, 4