Устройство для контроля блоков постоянной памяти
Изобретение относится к вычислительной технике и может быть использовано для выявления неисправных микросхем постоянной памяти. Целью изобретения является упрощение устройства . Устройство содержит блок преобразования кодов, формирователь контрольных кодов, блок сравнения, счетчик цикла, генератор тактовых импульсов, счетчик адреса, буферный блок. В устройстве последовательно для каждой микросхемы памяти подсчитывается контрольньй код в виде количества хранимых единиц или нулей , который затем сравнивается с эталоном, хранимым в блоке сравнения, выполненном в виде программируемой логической матрицы. В случае несравнения на выходе устройства появляется номер дефектной микросхемы памяти . I ил о с:
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
„„SU„„1381604 (51)4 G 11 С 29/00
Г
Ж" 1
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
11
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ
К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4002351/24-24 (22) 27.12,85 (46) 15.03 ° 88. Бюц. М - 10 (72) В.Ю.Сенько,и Е,Я,Нестерова (53) 681.327 ° 6 (088.8) (56) Авторское свидетельство СССР
Р 868843, кл. G 11 С 29/00, 1980.
Авторское свидетельство СССР
В 1080218, кл. G 11 С 29/00, 1983, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ
ПОСТОЯННОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано для выявления неисправных микросхем постоянной памя ти. Целью изобретения является упрощение устройства. Устройство содержит блок преобразования кодов, формирователь контрольных кодов, блок сравнения, счетчик цикла, генератор тактовых импульсов, счетчик адреса, буферный блок. В устройстве последовательно для каждой микросхемы памяти подсчи" тывается контрольный код в виде количества хранимых единиц или нулей, который затем сравнивается с эталоном, хранимым в блоке сравнения, выполненном в виде программируемой логической матрицы. В случае несравнения на выходе устройства появляется номер дефектной микросхемы памяти, 1 ил, 1381604
Изобретение относится к вычислительной технике и может быть использовано для выявления неисправных микросхем постоянной памяти, Цель изобретения — упрощение устройства.
На чертеже показана схема устройства.
Устройство содержит контролиру- 10 емый блок 1 постоянной памяти и устройство 2 для контроля блоков постоянной памяти, содержащее блок 3 преобразования кодов, формирователь
4 контрольных кодов, блок 5 сравне- 15 ния, счетчик 6 цикла, генератор 7 тактовых импульсов, счетчик 8 адреса> буферный блок 9, первичный мультиплексор 10 данных, вторичный мультиплексор 11 данных, 20
Устройство для контроля блоков постоянной памяти функционирует следующим образом.
На управляющий вход буферного блока 9, вход запуска генератора 7 тактовых импульсов, вход обнуления счетчика 8 адреса и вход установки начального положения счетчика.6 цикла поступает сигнал Контроль", вырабатываемый вычислительной машиной (не показана ) во время, отведенное программой для автоматического контроля (например, в начале работы при включении питания). При этом буферный блок 9 подключает группу стар ших разрядов счетчика 8 адреса к адресной шине контролируемого блока
1 постоянной памяти, причем коли— чество этих разрядов совпадает с разрядностью адресной шины; генера" 40 тор 7 тактовых импульсов начинает вырабатывать синхроимпульсы, которые поступают на счетный вход счетчика 8 адреса, установленный сигналом "Контроль в начальное положение; уста- 45 навливается в начальное положение счетчик 6 цикла, Группа младших разрядов счетчика 8 адреса поступает на управляющие входы первичных мультиплексоров 10 данных блока 3 преобразования кодов. На информационные входы этих мультиплексоров 10 поступает информация с шины данных контролируемого блока 1, считываемая по адресам, поступающим из автоматического устройства 2 контроля на адресную шину, Причем входы каждого первичного мультиплексора 10 данных подключены к шине данных блока 1 постоянной памяти таким образом, чтобы все выходы каждой микросхемы
ПЗУ иэ имеющихся в блоке постоянной памяти были соединены с входами только одного из этих мультиплексоров 10.
Далее устройство 3 преобразования кодов преобразует информацию, считываемую из контролируемого блока I постоянной памяти и представленную в виде параллельного кода - многораэ" рядного двоичного числа — в последовательный код, поочередно выдавая на свой выход все разряды этого числа.
Преобразование осуществляется следующим образом. В одном цикле происходит считывание информации по всем адресам со всех ячеек памяти микросхем блока 1 постоянной памяти, первичные мультиплексоры 10 данных представляют ее для каждой микросхемы в последовательном коде, а вторичный мультиплексор 1 данных про- пускает на выход блока 3 преобразования кодов в одном циКле информацию только из одной микросхемы блока 1 постоянной памяти, которая затем поступает в формирователь 4 контрольных кодов, где происходит обработка этой информации, заключающаяся, .например, в подсчете битов, несущих информацию. В зависимости от типа мик" росхем, использованных в блоке 1 постоянной памяти, это могут быть "0"
ИЛИ 1111.
Для исключения воэможности потери таких битов вторичный мультиплексор 11 данных стробируется синхроимпульсом генератора 7 тактовых импульсов.
С выходов формирователя 4 контрольных кодов двоичное число, полученное при подсчете битов последовательного кода, несущих информацию (контрольный код микросхемы), поступает на часть входов блока 5 сравнения, а формирователь 4 контроль ных к эдов обнуляется импульсом переноса с выхода переноса счетчика 8 адреса, который вырабатывается после перебора этим счетчиком 8 всех адресов, Этим же импульсом, поступающим на вход разрешения блока 5 сравнения разрешается работа этого блока.
На другие входы блока 5 сравнения приходит сигнал с выхода счетчика 6 цикла, который определяет номеР мик1381604
1А1 А2 АЗ АЗ А4...A16 ... росхемы, контролируемой в данном цикле.
Блок 5 сравнения представляет собой программируемую логическую матри5 цу (ПЛМ), на часть входов которой подается информация с выходов формирователя 4 контрольных кодов, представляющая собой контрольный код микросхемы ПЗУ блока 1 постоянной Ið памяти, на другие входы — информация с выходов счетчика 6 цикла, соотВ1=А1-А2 АЗ А4 А5 А6 ° А7 ° А8 А9 А10 А1 где В1 — состояние выхода 1;
А1,А2...А16 - информация на входах ПЛМ 4
Количество конъюнкций должно О быть равно количеству микросхем, имеющихся в блоке 1 постоянной памяти. При этом для увеличения надежности контроля контрольные числа могут быть дублированы в ПЛМ. 25
Если код в формирователе 4 контрольных кодов соответствует контрольному числу, записанному в ПЛМ блока контроля, на выходе блока 5 сравнения вырабатывается импульс, который увеличивает содержимое счетчика 6 цикла на единицу, и начинается цикл контроля следующей микросхемы ПЗУ блока 1 постоянной памяти, аналогичный описанному вьш е, Так будут проконтролированы все
35 микросхемы блока 1 постоянной памяти.
Если все микросхемы исправны, в конце цикла контроля последней микросхемы ПЗУ, на выходе переноса счетчика 4О
6 цикла, являющимся выходом сигнала
"Исправность" автоматического устрой» ства 2 для контроля блоков постоянной памяти, появляется импульс, по которому вычи сли тельной машиной бу- 45 дет снят сигнал "Контроль", и вычислительная машина будет продолжать работу по заложенной в нее программе.
Если же имеются неисправные микросхемы, то автоматическое устройство 2 для контроля блоков постоянной памяти не будет по истечении времени, отведенного на контроль, вырабатывать на выходе "Исправность" импульс окончания контроля, а счетчик 6 цикла остановится на номере неисправной микро схем л, Этот номер выдается на выход
"Номер дефектной схемы" автоматичесветствующая номеру контролируемой микросхемы (совокупность которых представляет собой контрольное число), на разрешающий вход подается сигнал окончания цикла счета с выхода переноса счетчика 8 адреса. В
IIJIM заранее эаписана информация контрольные числа в виде дизъюнктивной нормальной формы, где каждая конъюнкция представляет собой контрольное число, например
1 А12 AI3 А14 А15 А16ч кого устройства 2 для контроля блоков постоянной памяти и может испольэоваться для включения резервного блока постоянной памяти или к ре" зервной микросхеме в блоке 1 постоянной памяти.
Предлагаемое устройство для контроля блоков постоянной памяти позволяет автоматически контролировать соответствие времени выборки микросхем ПЗУ блока 1 постоянной памяти нормам технических условий путем предварительного подбора частоты генератора 7 тактовых импульсов.
Формула и з о б р е т е н и я
Устройство для контроля блоков постоянной памяти, содержащее, генератор импульсов, выход которого соединен со счетным входом счетчика адреса, выходы первой группы разрядов которого являются адресными выходами устройства, блок преобразования кодов, информационные входы которого являются одноименными входами устройства, а выход соединен с информационным входом формирователя контрольных кодов, выходы которого подключены к информационным входам первой группы блока сравнения, счетчик цикла, вход начальной установки которого соединен с одноименным входом счетчика адреса, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, выходы второй группы разрядов счетчика адреса соединены с управляющими входами первой группы блока преобразования кодов, выход переполнения счетчика адреса подключен к входам стробирования формирователя контрольных кодов и блока сравнения, выход которого подключен к счетному входу счетчика цикла, выходы младших раэря1381604
npaEeocmb микросхемы П33
Составитель О,Исаев
ТехРед Л.0лийнык
Редактор M.Òoâòèí
КорреКТор Л,Пилипенко
Заказ 1188/50 Тираж 590 Подписное
ВНИИПИ Гасударственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д.4/5
Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4 дов которого соединены с управляющими входами второй группы блока преобразования кодов, с информационными входами второй группы блока сравнения и являются выходами номера дефектной микросхемы, выход старшего разряда счетчика цикла является выходом признака исправности устройства, вход генератора тактовых им5 пульсов соединен с входом начальной установки счетчика цикла и является управляющим входом устройства.
