Устройство для свертки по модулю

 

Изобретение относится к вычислительной технике и может быть использовано при построении аппаратуры контроля прохождения информации для контроля работоспособности цифровых устройств. Цель изобретения - увеличение быстродействия устройства. Устройство содержит две группы 1, 2 элементов И, элемент 3 задержки, группу 4 триггеров, группу 5 блоков дифференцирования, элемент ИЛИ 6. счетчик 7, блок 8 элементов И, блок 9 дифференцирования , входы 10 информациоьи ные, вход 11 синхронизирующий, выходы 12 информационные. Поставленная цель достигнута за счет уменьшения межразрядного времени распространения сигналов, а также за счет введения (п-|-1) блоков дифференцирования , элемента задержки и соответствующих связей. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51) 4 G 06 1 l l/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4140414/24-24 (22) 20.06.86 (46) 23.03.88.Бюл. № 1 (72) H. И. Червяков, Н, И. Швецов, О. А. Финько и А. В. Пальцев (53) 681.3 (088. 8) (56) Авторское свидетельство СССР № 767766, кл. G 06 F ll/08, 1978.

Авторское свидетельство СССР № 922749, кл. G 06 F 11/10, 1980. (54) УСТРОЙСТВО ДЛЯ СВЕРТКИ ПО

МОДУЛЮ (57) Изобретение относится к вычислительной технике и может быть использовано при построении аппаратуры контроля

„„SU„„1383365 А1 прохождения информации для контроля работоспособности цифровых устройств.

Цель изобретения — увеличение быстродействия устройства. Устройство содержит две группы 1, 2 элементов И, элемент 3 задержки, группу 4 триггеров, группу 5 блоков дифференцирования, элемент ИЛИ 6, счетчик 7, блок 8 элементов И, блок 9 дифференцирования, входы 1О информацион= ные, вход 11 синхронизирующий, выходы

12 информационные. Поставленная цель достигнута за счет уменьшения межразрядного времени распространения сигналов, а также за счет введения (п+1) блоков дифференцирования, элемента задержки и соответствующих связей. 1 ил.

1383365

i0 !

20

Формула изобретения

Изобретение относится к вычислительной технике и может быть использовано при построении аппаратуры контроля прохождения информации для контроля работоспособности цифровых устройств.

Целью изобретения является повышение быстродействия устройства.

На чертеже изображена функциональная схема устройства.

Устройство содержит первую 1, вторую 2 группы по и элементов И, элемент 3 задержки, группу 4 RS-триггеров, группу 5 из п блоков дифференцирования, элемент

ИЛИ 6, счетчик 7, блок 8 элементов И, блок

9 дифференцирования, информационные 10 и синхронизирующий 11 входы, информационные выходы 12.

Устройство работает следующим образом.

В исходном состоянии регистр, составленный из триггеров 4.1 — 4.п, обнулен, при этом на выходах триггеров 4.1 — 4.п присутствуют потенциалы логической единицы. В то же время на выходах всех элементов И группы

2 присутствуют нулевые потенциалы, поэтому элементы И блока 8 отключены. На входах 10 выставлен контролируемый код.

С приходом единичного потенциала на вход 11 по его фронту блок 9 дифференцирования вырабатывает единичный импульс, который поступает на вторые входы элемента И группы 1, и информация из внешнего контролируемого устройства через входы

10, элементы группы 1 поступает на S-входы триггеров 4.1 — 4.п и заносится в них.

В то же время единичный импульс с выхода блока 9 дифференцироания поступает на установочный вход счетчика 7 и осуществляет его сброс.

В тех разрядах, где находится «1», соответствующие триггеры из исходного состояния переходят в единичное и на их выходах присутствуют нулевые потенциалы.

Через время т, равное времени срабатывания элементов 9, 1, 4, на выходе элемента 3 задержки появляется «1», которая поступает на первый вход первого элемента И группы 2 и подготавливает его, а также на R-вход триггера 4.1. Если триггер 4.1 находится в единичном состоянии, на его выходе происходит изменение потенциала с

«О» на «1», что вызывает формирование блоков 5 дифференцирования единичного импульса, который через элемент ИЛИ 6 записывается в счетчик 7. Кроме того, потенциал «1» с выхода триггера 4.1 проходит через второй вход первого элемента

И группы 2 на первый вход второго эле мента И группы 2 и на R-вход триггера 4.2.

Если триггер 4.1 находится в нулевом (исходном) состоянии, триггер не меняет своего состояния, потенциал «1» с его выхода поступает на второй вход первого элемента И группы 2, таким образом, «1» на его выходе появляется сразу же с приходом на первый вход «1». Появившаяся «1» на выходе первого элемента И группы 2 подготавливает первый вход второго элемента И группы 2, одновременно она поступает на R-вход триггера 4.2, и если он находится в единичном состоянии, производит гашение в нем «1». На выходе триггера

4.2 происходит изменение потенциала с «О» на «1», что вызывает формирование блоком 5 дифференцирования единичного импульса, который через элемент ИЛИ 6 увеличивает содержимое счетчика 7 на единицу.

Кроме того, потенциал «1» с выхода триггера 4.2 проходит через второй вход второго элемента И группы 2 на первый вход третьего элемента И группы 2 и R-вход триггера

4.3 и аналогичное гашение единиц происходит в остальных разрядах. Одновременно с гашением «1» в последнем разряде потенциал логической «1» на выходе последнего элемента И группы 2 обеспечивает выдачу кода числа единиц контролируемого кода со счетчика 7 через группу 8 элементов И и на выходы 12 устройства.

Устройство для свертки по модулю, содержащее первую и вторую группу из и элементов И, блок элементов И, счетчик, элемент ИЛИ и группу из п триггеров, причем первые входы элементов И первой группы являются информационными входами устройства, информационные выходы которого соединены с выходами блока элементов И, вторые входы элементов И первой группы объединены и подключены к установочному входу счетчика, группа выходов которого соединена с группой информационных входов блока элементов И, стробирующий вход которого соединен с выходом ri-го элемента И второй группы, первые входы элементов И второй группы соединены с инверсными выходами соответствующих триггеров группы, единичные входы которых соединены с выходами соответствующих элементов И первой группы, выходы i-x элементов И второй группы соединены с вторыми входами I il -х элементов И второй группы (i=1, п — 1), выход элемента

ИЛИ соединен со счетным входом счетчика, отличающееся тем, что, с целью повышения быстродействия, в него введены группа из и блоков дифференцирования, элемент задержки и блок дифференцирования, причем инверсные выходы триггеров группы соединены с входами соответствующих блоков дифференцирования группы, выходы блоков дифференцирования группы соединены с соответствующими входами элемента ИЛИ, вторые входы j-х элементов И второй группы соединены с нулевыми входами j õ триггеров группы (j= 2, п), второй вход первого элемента И второй группы объединен с входом установки в «0» первого триггера груп1383365

Составитель И. Иваныкин

Редактор Н. Лазаренко Техред И. Верес Корректор И. Муска

Заказ 914/48 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 пы и подключен к выходу элемента задержки, вход которого соединен с входом блока дифференцирования и является входом синхронизации устройства, выход блока дифференцирования соединен с вторым входом первого элемента И первой группы.