Устройство для контроля количества единиц двоичного кода по модулю к

 

Изобретение относится к автоматике и вычислительной технике и является усовершенствованием устройстпя по авторскому свидетельству Р 1277115. Его использование в системах обработки и передачи дискретной .информации позволяет повысить быстродействие устройства , содержащего генератор 1 тактовых импульсов, многоканальный преобразователь 2 параллельного кода в последовательный, триггер 3, счетчик 4 по модулю К, элемент НИИ 5, блоки 6 подсчета единиц по модулю К. группу элементов И 7 и элемент И 8. Благодаря введению узлов 9 подсчета единиц по модулю К, выполненных на блоках 13 подсчета единиц по модулю К, элементах И 14, элементе ИЛИ 15 и элементах ЗАПРЕТ 16, 17, в устройстве в нескольких узлах 9 осуществляются одновременное считьшание подсчитанного числа единиц и вывод на счетчик 4 результатов этих подсчетов. 2 ф-лы, 2 ил. 3. п. Q s

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А2

„„SU„„1401464 (51)4 С 06 F 11 10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ г

1фл Е ЕЮи) 2 ° iÛ

J0i

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А BTOPGHOIVIV СВИДЕТЕЛЬСТВУ (61) 1277115 (21) 4130943/24-24 (22) 08.10.86 (46) 07.06,88. Бюл. Ф 21 (72) О.Н.Музыченко (53) 681.3(088.8) (56) Авторское свидетельство СССР

Н- 1277 115, кл, С 06 F 11/ 10, 1983, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОЛИЧЕСТВА ЕДИНИЦ ДВОИЧНОГО КОДА ПО МОДУЛЮ К (57) Изобретение относится к автоматике и вычислительной технике и является усовершенствованием устройств. по авторскому свидетельству Р 1277115.

Его использование в системах обработки и передачи дискретной .информации позволяет повысить быстродействие устройства, содержащего генератор 1 тактовых импульсов, многоканальный преобразователь 2 параллельного кода в последовательный, триггер 3, счетчик

4 по модулю К, элемент ИЛИ 5, блоки

6 подсчета единиц по модулю К. группу элементов И 7 и элемент И 8, Благодаря введению узлов 9 подсчета единиц по модулю К, выполненных на блоках 13 подсчета единиц по модулю К, элементах И 14, элементе ИЛИ 15 и элементах ЗАПРЕТ 16, 17, в устройст— ве в нескольких узлах 9 осуществляются одновременное считывание подсчитанного числа единиц и вывод на счетчик

4 результатов этих подсчетов. 2 з.п.

1401464

Изобретение относится к автоматике и вычислительной технике, может быть использовано в системах обработки и передачи дискретной информации и является усовершенствованием устройства по авт. св. Ф 1277115, Цель изобретения — повышение быстродействия устройства.

На фиг. 1 приведена блок-схема 10 устройства; на фиг, 2 — узел подсчета единиц по модулю К, вариант выполнения.

Устройство для контроля количества единиц двоичного кода по модулю

К содержит генератор 1 тактовых импульсов, многоканальный преобразователь 2 параллельного кода в последовательный, триггер 3, счетчик 4 по модулю К, элемент ИЛИ 5, блок 6 под- 20 счета единиц по модулю К, группу элементов И 7, элемент И 8 и узлы 9 подсчета единиц по модулю К. На фиг. 1 обозначены информационные входы

10, информационные выходы 11 и выход 25

12 конца работы.

Многоканальный преобр азов атель 2 и блоки 6 выполнены так же, как известные.

Узлы 9 подсчета единиц по модулю К могут быть выполнены по отличающимся схемамх Узел 9 по первому варианту выполнен (фиг. 1) на блоках

13 подсчета единиц по модулю К, элементах И 14, элементах,ИЛИ 15 и первом и втором элементах ЗАПРЕТ 16 и

17.Узел 9 по второму варианту (фиг.2) выполнен на тех же блоках и элементах, за исключением элементов 3A-

ПРЕТ. Блоки 13 выполнены так же, как 40 и блоки 6 °

Устройство работает следующим образом.

В исходном состоянии блоки 6 и

13 подсчета единиц по модулю К сбро- 45 шены, на выходе триггера 3 нулевой логический сигнал. Счетчик 4 по модулю К сброшен. Контролируемый код подан на информационные входы 10 устройства, а при выполнении многоканаль50 ного преобразователя 2 параллельного кода в последовательный на регистрах сдвига входной код записан в регистры сдвига.

При поступлении тактовых импульсов с выхода генератора 1 на тактовый вход многоканального преобразователя

2 параллельного кода в последовательный; он преобразует параллельный код на i-й группе информационных входов

10 устройства в последовательность импульсов на выходе i-ro канала. Импульсы с информационного выхода первого канала поступают через элемент

ИЛИ 5 на счетный вход счетчика 4 по модулю К, а с информационного выхода

i-го канала — на суммирующий вход соответствующего блока 6 или 13 подсчета единиц по модулю К, которые осуществляют подсчет поступающих импульсов по модулю К. По окончании преобразования входного кода многоканальный преобразователь 2 самоблокируется и далее импульсов на информационных выходах своих каналов не формирует, при этом на его выходе конца работы появляется сигнал, переключающий триггер 3, на выходе которого при этом появляется единичный логический сигнал, разрешающий прохождение тактовых импульсов на выходы элементов И 7 и

14. Лалее происходит процесс последовательного обнуления блоков 6, а в каждом узле 9 — процесс последовательного обнуления блоков 13.2-13,р подсчета единиц по модулю К и пересчета их содержимого в блок 13.1.

Указанные процессы происходят одновременно.

Пусть 6.h — наименьший номер блока 6, в который за время работы преобразователя 2 поступает число импульсов, не кратное К. При этом на его первом выходе, соединенном с входом элемента И 8, имеется нулевой логический сигнал, запрещающий прохождение тактовых импульсов на выходы элементов 7, (и+1) — 7(п-1), а также элементов И 14 узлов 9, а на втором вхыоде блока 6.п соединенном с входом элемента И 7,n — единичный. На остальных входах элемента

И 7.п, соединенных с первыми выходами блоков 6.1-6.(n-1), также имеются единичные сигналы, При этом тактовые импульсы с выхода генератора 1 поступают через элемент И 7.п на вычитающий вход блока 6.п и через элемент

ИЛИ 5 на счетный вход счетчика 4 пб модулю. К. При этом от содержимого блока 6.п каждый раз вычитается, а к содержимому счетчика 4 прибавляется единица. В течение всего времени работы блока 6.п он нулевые логическим сигналом на своем первом выходе блокирует прохождение тактовых импульсов на входы элементов И 7,(п+1) 1401464

7. (n-1), а также:»лементов И 14,! узлов 9, После обнуления блока 6.п н его первом выходе появляется единичный логический сигнал, разрешающий

J прохождение тактовых импульсов на выходы указанных элементов И, а на втором выходе — нулевой логический сигнал, запрещающий их прохождение на выход элемент И 7.п. Палее анало — 10 гичным образом обнуляются все остальные блоки 6. Одновременно в каждом узле 9 аналогичным образом происходит обнуление блоков 13.2-13.Sr z» переза пись их содержимого в блок 13 ° 1, !5

Пусть 9.r наименьший номер узла

9, в котором к моменту обнуления блоков 6 имеются необнуленные блоки 13.

Если необнулен только блок 13.1 (процесс обнуления блоков 13.2-13.S в 20 данном узле 9 закончен),, то на всех входах элемента И 14.1 единичные логические сигналы и тактовые импульсы с выхода генератора 1 проходят на его выход и через элемент ИЛИ 5 на счетный вход счетчика 4, а также на вычитающий вход блока 13.1. При этом от содержи»»ого блока 13. 1 каждый раз вычитается, а к содержимому счетчика 4 прибавляется единица. Работа про-30 должается таким образом до обнуления блока 13.1. Если в узле 9.r процесс обнуления блоков 13 не окончен к моменту обнуления блоков 6, то он продолжается до завершения, при этом тактовые импульсы на входы элемента

ИЛИ 5 не поступают. Далее аналогичным образом обнуляются блоки 13.1 остальных узлов 9.

При обнулении всех блоков 6 и 13 40 на всех входах элемента| И 8 оказываются единичные логические сигналы, что вызывает на выходе 12 единичный логический сигнал, свидетельствующий об окончании цикла работы устройства. 45

Результат снимается с выходов счетчика 4 по модулю К на выходы 11 устройства.

Описание работы относится к случаю, когда узел 9 выполнен по схеме фиг. 2. 50

При выполнении узлов 9 по схеме фиг.1 работа происходит следующим образом.

Сначала преобразователь 2 преобразует входной код в последовательности импульсов на информационных выходах каналов. Эти импульсы подсчитываются по модулю К счетчиком 4 и блоками 6 и 13. После завершения работы преобразователя 2 происходит процесс последовательного обнуления блоков 6 и одновременно процесс пос ледовательного обнуления в каждом узле 9 блоков 13.2-13.р, После обнуления всех блоков 6 осуществляется последовательное обнуление блоков 13.1 всех узлов 9. Однако в отличие от узлов 9 по фиг. 2, в случае, когда все блоки 6 обнулены, а в узле 9.r не завершился процесс обнуления бло— ков 13.2-13.р, работа устройства происходит следующим образом ° Обнуление блоков 13.2-13,р продолжается, при этом импульсы с выходов соответствующих элементов И 14 поступают через элемент ИЛИ 15 на разрешающий вход элемента ЗАПРЕТ 16 и на запрещающий вход элемента 17, Одновременно оказывается разрешено прохождение тактовых импульсов на выход элемента И

14.1, которые поступают на разрешающий вход элемента 17 и на запрещающий вход элемента 16 и через элемент

ИЛИ 5 на счетный вход счетчика 4.

Таким образом, тактовые импульсы проходят на оба входа блока 13.1, который в этом случае не изменяет своего состояния. Работа продолжается таким образом до обнуления блоков 13.2i3.S> после чего поступление тактовых импульсов через элемент ИЛИ 15 на суммирующий вход блока 13.1 прекращается и происходит его обнуление тактовыми импульсами, проходяшими через элемент И 14.1 и элемент ЗАПРЕТ 17. на его вычитающий вход.

После обнуления всех блоков 6 и

13 подсчета единиц по модулю К на выходе элемента И 8 появляется единичный логический сигнал, свидетельствующий об окончании цикла работы устройства.

Таким образом, предлагаемое устройство обеспечивает повышение быстродействия за счет параллельного подсчета единиц по модулю К в группах разрядов входного кода и одновременный вывод результата на отдельный счетчик, а затем на выходной счетчик.

Формула изобретения

1. Устройство для контроля количества единиц двоичного кода по моду лю К по авт. св. !! - 1277115, о т л ич а ю щ е е с я тем, что, с целью повьппения быстродействия устройства, в него введены P узлов подсчета едивыходом узла, выход эленеHT à ИЛИ coPдинен с разрешающим входом первого и запрещающим RxoJIQM HTo1IoI o 3JIp.ìåHтов ЗАПРЕТ, выходы которых подключены соответственно к суммирующему и вычитающему входам первого блока подсчета единиц по модулю К, второй выход которого соединен с (n+2+ %$„) м

I,.1 входом первого элемента И, второй выход W-ro блока подсчета единиц по модулю К соединен с (И+1)-м входом

W-го элемента И, выход которого подключен к вычитающему входу W-го блока подсчета единиц по модулю К и

W-му входу элемента ИЛИ.

3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что узел подсчета единиц по модулю К выполнен на первом — (S )-м блоках подсчета едиг ниц по модулю К, первом — (S )-м элементах И и элементе ИЛИ, первый вход которого и суммирующие входы второго — (S„)-ro блоков подсчета единиц по модулю К являются соответственно первым — (S ) ì информационными входами узла, первый и второй входы всех элементов И соответственно объединены и являются первым и вторъм управляющими входами узла, третий — (n+1+ 2 .S„)-й входы первого г 1 элемента И являются одноименными управляющими входами узла, первый выход первого блока подсчета единиц по модулю К является первым выходом узла, первый выход W-го блока подсчета единиц по модулю К подключен к (W+1) входам (M+1) -го — (S„) -го элементов И и (n+ t+М S „) -му входу первого элемента И и является W-м выходом узла, выход первого элемента И соединен с вычитающим входом первого блока подсчета единиц по модулю К и является ($„+1)-м выходом узла, выход элемента ИПИ подключен к суммирующему входу первого блока подсчета единиц по модулю К, второй вы од которого соединен с (и+2+У+

+ С S ) -м входом первого элемента И, t=h второй выход W-ro блока подсчета единиц по модулю К соединен с (W+1)-м входом W-го элемента И, выход которого подключен к вычитающему входу W-го блока подсчета единиц по модулю К и

W-му входу элемента ИЛИ.

5 14014б4 6 ниц по модулю К, информационныи выход (n+K S„+t)-го канала многоканальноЬ21 го преобразователя параллельного кода в последовательный соединен с t-м

У

5 информационным входом r-ro узла подсчета единиц по модулю K(r =1,р, 1,S,S„ S„ — число информационных входов r-го (u-го) узла подсчета единиц по модулю К), первый и второй уп- 1П равляющие входы узлов подсчета единиц по модулю К подключены к выходам соответственно генератора тактовых импульсов и триггера, третий — (n+

+1)-й управляющие входы узлов подсче- 15 та .единиц по модулю К подключены к первым выходам соответственно первого — (n-1)-ro блоков подсчета единиц по модулю К, первый $„-й выходы rго узла подсчета единиц по модулю К соединены соответственно с (и+ 1+; г г" 3

S )-м — (д д Я )-м входа и элемента и r-i г» i

И и (n+2+KS„) м — (n+1+ S„) ì упгд1 равляющими входами (r+1)-го — р-ro узлов подсчета единиц по модулю К, 25 ($„+1)-й выход r-го узла подсчета единиц по модулю К соединен с (n+

+г)-м входом элемента ИЛИ, 2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что узел под- ЗО счета единиц по модулю К выполнен на первом — (S„)-м блоках подсчета единиц по модулю К, первом — (Sr) ì элементах И, первом и втором элементах ЗАПРЕТ и элементе ИЛИ, первый вход которого и суммирующие входы второго — (S„)-го блоков подсчета единиц по модулю К являются соответственно первым — (S„)-м информационными входами узла, первый и второй 4О входы всех элементов И соответственно объединены и являются первым и вторым управляющими входами узла, третий — (и+1+ Й.$„)-й входы первоn=< го элемента И являются одноименными 45 управляющими входами узла, первый выход первого блока подсчета единиц по модулю К является первым выходом узла, первый выход и-го (ы =21$г) блока подсчета единиц по модулю К под"5О ключен к (м +1)-м входам (и+1)-го— (S„) -го элементов И и является ы -м выходом узла, выход первого элемента

И подключен к запрещающему входу первого и разрешающему входу второго элементов ЗАПРЕТ и является (Sr+1)-м

140!4б4 иг.

Составитель О,Ревинский

Редактор Л.Лазаренко Техред М. Ходанич Корректор И.Муска

Заказ 2786/48 Тираж 704 Подписное

ВНИИПИ Государствейного комитета СССР

1 по делам изобретений и открытий

113035, Москва, Ж-ЗЬ, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4