Синхронизатор

 

Изобретение относится к ТВ-технике . Цель изобретения - сокращение времени вхождения в синхронизм с частотой питающей сети. Устр-во содержит задающий г-р 1, делители 2 и 3 частоты, триггер 4, реверсивные 5 и 6 счетчики, формирователь (Ф) 7 импульсов , Ф 8 сигнала ошибки, компаратор 9, эл-ты ИЛИ 10 и 11. Для достижения цели др. выход Ф 8 соединен с др. входом эл-та ИЛИ 10. В момент включения питающего напряжения начинает работать в автоколебательном режиме г-р 1, выходные импульсы к-рого делятся до частоты строчек делителем 2, а затем до частоты кадров делителем 3. Триггер 4 устанавливается в нулевое состояние. В счетчики 5 и 6 заносятся фиксированные значения кодов . После включения устр-ва 1-м импульсом с вькода Ф 7 устанавливается с триггер 4 и обнуляет делитель 3, осуществляя тем самым фазирование с частотой питающей сети. 1 ил. ecu (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) (sU g Н 04 М 5/06 Н 04 Ь 7/02

ОПИСАНИЕ ИЗОБРЕТЕНИЙ ..

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ -. / сси

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4106673/24-09 (22) 22.11.85 (46) 30.03.88. Бюл. N - 12 (71) Опытно-производственное предприятие по изготовлению уникальных физических приборов и оборудования Научнотехнического объединения АН СССР (72) В,А.Горных (53) 621.397(088.8). (56) Авторское свидетельство СССР

У 1088152, кл. Н 04 N 5/06, 1982.

Авторское свидетельство СССР

У 1185650, кл. Н 04 N 5/06, 1984. (54) СИНХРОНИЗАТОР (57) Изобретение относится к ТВ-технике, Цель изобретения — сокращение времени вхождения в синхронизм с частотой питающей сети. Устр-во содержит задающий г-р 1, делители 2 и 3 частоты, триггер 4, реверсивные 5 и

6 счетчики, формирователь (Ф) 7 импульсов, Ф S сигнала ошибки, компаратор 9, эл-ты ИЛИ 10 и 11. Для достижения цели др. выход Ф 8 соединен с др. входом эл-та ИЛИ 10, В момент включения питающего напряжения начинает работать в автоколебательном режиме г-р 1, выходные импульсы к-рого делятся до частоты строчек делителем

2, а затем до частоты кадров делителем 3. Триггер 4 устанавливается в нулевое состояние. В счетчики 5 и б заносятся фиксированные значения кодов. После включения устр-ва 1-м импульсом с выхода Ф 7 устанавливается триггер 4 и обнуляет делитель 3, осуществляя тем самым фазирование с частотой питающей сети. 1 ил.

С::

1385325

Изобретение, относится к телевизионной технике и может быть использовано в составе телевизионных систем отображения информации.

Цель изобретения — сокращение вре5 мени вхождения в синхронизм с частотой питающей сети.

На чертеже представлена структурная электрическая схема синхрониза" тора.

Синхронизатор содержит,задающий генератор 1, первый и второй делители 2 и 3 частоты, триггер 4, первый и второй реверсивные счетчики 5 и 6, формирователь 7 импульсов, формирователь 8 сигнала ошибки, компаратор

9, первый и второй элементы ИЛИ 10 и 11.

Синхронизатор работает следующим 2р образом.

В момент включения питающего на1 пряжения начинает работать в автоколебательном режиме задающий генератор 1, выходные импульсы которого 25 делятся до частоты строк первым делителем 2 частоты, а затем до частоты кадров вторым делителем 3 частоты.

Триггер 4 устанавливается в нулевое состояние, а в первый и второй ревер- 3О сивные счетчики 5 и 6 заносятся фиксированные значения кодов (цепи начальной установки не показаны).

Код, заносимый во второй реверсивный счетчик 6, определяется из соотношения

А ™ - — —--Fr (1)

Р,,„„„К где М вЂ” максимально е з наче ние, ко то- 40 рое может принимать содержи" мое второго реверсивного счетчика 6 в режиме его модификации в сторону увеличения; 45

F — частота задающего генератора 1;

F, „ — минимально возможное значение частоты питающей сети;

К - количество периодов строчной развертки, приходящееся на один период кадровой развертки.

Величина А6 определяется как целое число с усечением дробной части, получаемой при делении.

Укаэанная дробная часть представляет собой код А„ заносимый в первый реверс ивный счетчик 5.

Импульсы задающего генератора 1, поступающие после включения питания на вход первого делителя 2 частоты, увеличивают его содержимое до конечного значения М, после чего очередным импульсом, поступающим на вход делителя 2, формируется строчный синхронизирующий импульс (ССИ), и в делитель 2 через его второй вход заносится код числа, хранящегося во втором реверсивном счетчике 6, т.е. код Аб, В дальнейшем содержимое первого делителя 2 частоты циклически изменяется от значения А до М, т.е. период формируемых ССИ составляет величину, равную M-Аб периодов частоты задающего генератора 1.

После включения синхронизатора первым импульсом с выхода формирователя 7 импульсов устанавливается триггер 4 и обнуляет второй делитель

3 частоты, осуществляя тем самым фазирование синхронизатора с частотой питающей сети.

Когда ССИ, поступающие на вход делителя 3, увеличат его содержимое от нуля до значения К, на его выходе формируется кадровый синхронизирующий импульс (КСИ), поступающий на первый вход формирователя 8 сигнала ошибки, на второй вход которого поступает импульс с выхода формирователя 7 импульсов.

Рассмотрим работу устройства при частоте формирования КСИ, равной частоте питающей сети, При этом сигналы на входах формирователя 8 сигнала ошибки появляются одновременно и на

его выходах импульсы отсутствуют.

Определяют периоц формирования КСИ, рассматривая логику работы схемы.

Начиная от начала кадра формируются ССИ, период следования которых равен М-А 6 периодов задающего генератора 1. Этот процесс продолжается до момента срабатывания компаратора 9, т,е. когда код в делителе 3 становится равным коду в первом реверсивном счетчике 5. Посе этого выходной сигнал компаратора 9, проходя через первый элемент ИЛИ 10, увеличивает на единицу содержимое второго реверсивного счетчика б. Начиная с этого момента период формируемых ССИ составляет M-(A +1) периодов задающего генератора l. В конце кадра сигнал

КСИ, проходя через второй. элемент

ИЛИ 11, восстанавливает прежнее со! 385325 держимое второго реверсивного счетчика 6.

Следовательно, кадр содержит две группы строк.

Первая группа строк, количество

5 которых равно коду числа А5, имеет длительность M-Aд периодов частоты задающего генера тора 1; вторую группу строк составляют остальные строки кадра (их количество равно К-А ), Длительность каждой из строк этой группы составляет M-(A +1) периодов частоты задающего генератора 1, Отсюда период следования КСИ для рассмотренного случая составляет

Т <=А (М-А )+(К-А ) (M-(А +1)),(2)

В случае, если КСИ приходит на формирователь 8 сигнала ошибки позднее, чем импульс с выхода формирователя 7 импульсов, на втором выходе формирователя 8 вырабатывается сигнал, проходящий через первый элемент

ИЛИ 10 и увеличивающий на единицу содержимое второго реверсивного счет- 25 чика 6 ° После срабатывания компаратора 9 содержимое этого счетчика увеличивается еще на одну единицу, а в конце кадра на одну единицу уменьшается аналогично рассмотренному выше случаю.

В данном случае первая группа строк также состоит из количества строк, численно равного коду числа

А, но продолжительность каждой

35 строки составляет M-(Аб+i) .

Оставшиеся строки растра составляют вторую группу строк, продолжительность каждой из которых равна

М-(А +1+1)=М-(А +2) периодов частоты задающего генератора 1.

Отсюда период следования КСИ для этого случая составляет

Т =А jM-(А +1)) +(К-А,). (М-(А +2)) (3)45

В третьем случае, .когда КСИ приходит на формирователь 8 сигнала ошибки раньше импульса с формирователя 7, на первом выходе формирователя

8 появляется сигнал, увеличивающий на единицу содержимое счетчика 5, что приводит к соответствующему увеличению на одну строку первой группы строк растра, так как компаратор 9 при этом сработает, позднее, чем в рассмотренных выше случаях, Период следования КСИ при этом

Т =(А,+1) (М-А )+(К-(А +1))

< (M-(А +1)), (4) Сравнивая между собой выражения (2), (3) и (4), определяют, что

Т, — Т = К; (5l т,-т, =1. (б)

Разделив (5) на (6), получают, что за один цикл регулирования период следования КСИ для случая, когда частота питающей сети выше частоты

КСИ, изменяется в К раз быстрее, чем в том случае, когда частота КСИ выше частоты питающей сети °

С учетом этого коды А и А выбраны соответствующими минимально возможному значению частоты питающей сети.

При этом сразу после включения питания в большинстве случаев (исключая тот, когда частота сети равна своему минимально возможному значению) возникает ситуация, когда КСИ приходит на первый вход формирователя 8 сигнала ошибки позднее, чем на его второй вход приходит импульс с выхода формирователя 7 импульсов. В результате импульс с второго выхода формирователя 8 проходит через первый элемент ИЛИ 10, увеличивает на единицу содержимое второго реверсивного счетчика 6, уменьшая тем самым период следования КСИ на К периодов частоты задающего генератора I..

Этот цикл регулирования повторяется с каждым периодом частоты питающей сети до момента, когда очередной

КСИ придет раньше, чем импульс с выхода формирователя 7. После этого на первом выходе формирователя 8 выработается импульс, увеличивающий на единицу содержимое первого реверсивного счетчика 5, в результате чего период следования КСИ увеличивается на один период частоты задающего генератора 1. Так продолжается до Момента одновременного прихода импульсов на входы формирователя 8, после чего процесс вхождения в синхронизм с частотой питающей сети заканчивается. формула изобретения

Синхронизатор, содержащий последовательно соединенные задающий генератор, первый делитель частоты, второй делитель частоты, формирователь сигнала ошибки, первый реверсинный счетчик, компаратор, первый элемент

ИЛИ и второй реверсивный счетчик, 1385325

Составитель А.Яврумов

Редактор Л,Повхан. Техред N.Äèäûê Корректор А.Зимокосов

Заказ 1424/56 Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие,г.Ужгород,ул,Проектная,4 выход которого соединен с установочным входом Heрвого делителя частоты, вход сброса и выход которого объединены и являются выходом строчных синхроимпульсов синхронизатора, выходом

5 кадровых синхроимпульсов которого является выход второго делителя частоты, при этом входом напряжения питающей сети синхронизатора является вход формирователя импульсов, выход которого соответственно соединен с другим входом формирователя сигнала ошибки и через триггер — с управляющим выходом второго делителя частоты, 15 выход которого через второй элемент

ИЛИ соединен с другим входом второго реверсивного счетчика, при этом другой выход второго делителя частоты соединен с другим входом компара-! тора, при этом другой выход первого реверсивного счетчика соединен с другим входом второго элемента ИЛИ, о тлич ающийс я тем, что, с целью сокращения времени вхождения в синхронизм с частотой питающей сети, другой выход формирователя сигнала ошибки соединен с другим входом первого элемента ИЛИ.