Устройство для формирования адреса начальной установки

 

Изобретение относится к вычислительной технике и может быть использовано для управления микропроцессорной системой.а именно для задания начального адреса оператором в момент начальной установки микропроцессора. Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения возможности доступа оператора к заданию начального адреса выполнения программы. Устройство содержит вход 1 напряжения питания, вход 2 опроса, адресные входы 3, ограничительный элемент 4, накопительный элемент 5, например конденсатор, первый триггер 6, например триггер Шмидта, элементы ИЛИ 7, 8, формирователь 9 одиночного импульса, дешифратор 10 адреса, второй триггер 11, ключ 12, блок 16 задания начального адреса, выполненный, например , из ключевых элементов 17, формирователи 18 адресных сигналов, регистр 19, элементы И 20, выход 23 блокировки и выходы 24 начального адреса. Применение блока 16 позволяет оператору задавать адрес начала выполнения программы в момент начальной установки микропроцессора, что расширяет возможности оперативного управления микропроцессорной системой, применяемой в технологических процессах. 1 ил. 2 (С (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК л) 4 G 06 F 12 00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ сг".оюр, ОПИСАНИЕ ИЗОБРЕТЕНИЯ (13

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

СО

00 3

CO

М (21) 4084880/24-24 (22) 03.07.86 (46) 07.04.88. Бюл. № 13 (72) А. В. Силин, Л. Ф. Викентьев и А. И. Дерябин (53) 681.327 (088.8) (56) Титце У., Шенк К. Полупроводниковая схемотехника. — М.: Мир, 1983, с. 392, рис. 21.16.

Коффрон Дж. Технические средства микропроцессорных систем. — М., Мир, 1983, с. 95, рис. 3.30. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСА НАЧАЛЬНОЙ УСТАНОВКИ (57) Изобретение относится к вычислительной технике и может быть использовано для управления микропроцессорной системой,а именно для задания начального адреса оператором в момент начальной установки микропроцессора. Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения воз„„SU»1387002 А1 можности доступа оператора к заданию начального адреса выполнения программы.

Устройство содержит вход 1 напряжения питания, вход 2 опроса, адресные входы 3, ограничительный элемент 4, накопительный элемент 5, например конденсатор, первый триггер 6, например триггер Шмидта, элементы ИЛИ 7, 8, формирователь 9 одиночного импульса, дешифратор 10 адреса, второй триггер 11, ключ 12, блок 16 задания начального адреса, выполненный, например, из ключевых элементов 17, формирователи 18 адресных сигналов, регистр 19, элементы И 20, выход 23 блокировки и выходы 24 начального адреса. Применение блока 16 позволяет оператору задавать адрес начала выполнения программы в момент начальной установки микропроцессора, что расширяет возможности оперативного управления микропроцессорной системой, применяемой в технологических процессах.

1 ил.

1387002

Формула изобретения

Изобретение относится к вычислительной технике и может быть использовано для управления микропроцессорной системой, предназначенной для программной реализации набора автоматных алгоритмов, размещенных в памяти данной системы в виде некоторого набора программ, а именно для задания оператором начального адреса в момент начальной установки микропроцессора.

Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения возможности доступа пользователя к заданию начального адреса выполнения программы.

На чертеже изображена структурная схема предлагаемого устройства.

Устройство содержит вход 1 напряжения питания, вход 2 опроса, адресные входы 3, ограничительный элемент 4, накопительный элемент 5, например конденсатор, первый триггер 6, первый 7 и второй 8 элементы ИЛИ, формирователь 9 одиночного импульса, дешифратор 10 адреса, второй триггер 11, ключ 12 с входами 13 и 14 и выходом 15, блок 16 задания начального адреса, выполненный, например, из ключевых элементов 17, формирователи 18 адресных сигналов, регистр

19, элементы И 20 с входами 21 и 22, выход

23 сигнала блокировки микропроцессора, выходы 24 начального адреса. В качестве первого триггера 6 применяется триггер

Шмидта.

Устройство работает следующим образом.

При подаче на вход 1 напряжения питания на выходе триггера 6 формируется нулевой сигнал «Сброс», который поступает на выход 23. Одновременно на выходе формирователя 9 появляется единичный импульсный сигнал, поступающий на вход триггера 11 и переводящий его в единичное состояние. Единичный сигнал с выхода триггера 11, проходя через элемент ИЛИ

7, поступает на вход 14 ключа 12, открывая его, что исключает зарядку элемента 5.

При замыкании одного из ключевых элементов 17 блока 16 единичный сигнал поступает на вход соответствующего формирователя 18, формируя начальный адрес, записываемый в регистр 19. Кроме того, единичный сигнал с выхода замкнутого ключевого элемента 17 поступает на один из входов элемента ИЛИ 8, на выходе которого формируется сигнал, переводящий триггер 11 в нулевое состояние и поступающий через элемент ИЛИ 7 на вход 14 ключа 12, подтверждая.его открытие на время замыкания ключевого элемента 17. После размыкания последнего единичные сигналы с выходов соответствующего формирователя 18, элементов ИЛИ 7 и 8 и входа 14 ключа 12 снимаются; Ключ 12 размыкается, разрешая заряд конденсатора 5. Во время выдачи устройством на выход 23 сигнала

«Сброс» сформированный начальный адрес хранится в регистре 19. После того, как конденсатор 5 зарядится, на выходе триггера 6 появляется единичный сигнал, который выдается через выход 23 на соответствующий вход микропроцессора (не показан), снимая с него блокировку, в которой находится микропроцессор в момент начальной установки. Затем микропроцессор выдает на входы 3 соответствующий адрес области памяти, в которой должен находиться вектор начальной установки микропроцессора. Этот адрес, поступая на дешифратор

10, формирует на его выходе единичный сигнал, поступающий на входы 22, подготавливая открытие соответствующего из элементов И 20. Одновременно с этим через вход 2 на входы 21 приходит сигнал «Чтение», который разрешает открыть соответствующий из элементов И 20, через который сформированный в регистре 19 начальный адрес программы выдается на выходы 24.

Если пользователю необходимо произвести переустановку работающего микропроцессора, то для этого необходимо замкнуть соответствующий элемент 17, позволяющий сформировать новый адрес начала выполнения программы. Единичный сигнал поступает на один из входов элемента ИЛИ 8 и вход соответствующего формирователя 18, формируя начальный адрес, записываемый в регистр 19. Сигнал с выхода элемента

ИЛИ 8 поступает через элемент ИЛИ 7 на вход 14 ключа 12 и открывает его, в результате конденсатор 5 заряжается, а на выходе триггера 6 формируется нулевой сигнал сброса, который через выход 23 подается на вход начальной установки микропроцессора. После окончания выполнения команды

«Сброс» микропроцессор выдает на входы

3 устройства адрес регистра 19, в котором содержится сформированный новый начальный адрес.

Устройство для формирования адреса начальной установки, содержащее ключ, накопительный элемент, ограничительный элемент и первый триггер, выход которого является выходом сигнала блокировки устройства, а вход соединен с входом накопительного элемента, входом напряжения питания ключа и первым выводом ограничительного элемента, второй вывод которого является входом напряжения питания устройства, выход ключа и выход накопительного элемента соединены с шиной нулевого потенциала, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения возможности доступа пользователя к заданию начального адреса выполнения программы, в устройство введены дешифратор адреса, блок задания начального адреса, второй триггер, регистр, формирователи адресных сигналов, элементы И, первый и второй элементы ИЛИ и формирователь одиночного импульса, вход которого соединен с вторым выводом ограничительного элемента, а выход — с входом установки в

«1» второго триггера, прямой выход которого подключен к первому входу первого элемента ИЛИ, выход которого соединен с управляющим входом ключа, вход установки в «0» второго триггера и второй вход первого элемента ИЛИ подключены к выходу второго элемента ИЛИ, входы которого соединены с выходами блока задания начального адреса и BxoJàìè формирователей адресных сигналов, выходы которых подключены к входам регистра, выходы которого соединены с первыми входами элементов И, вторые входы которых подключены к выходу дешифратора адреса, входы которого являются адресными входами устройства, третьи входы элементов И объединены и являются входом onроса устройства, выходы элементов И являются выходами начального адреса устройства, входы блока задания начал ьного адреса соединены с шиной нулевого потенциала.

Составитель Т. Зайцева

Редактор И.Шулла Техред И. Верес Корректор А. Зимокосов

Заказ 1223/48 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий ! 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4