Устройство для решения дифференциальных уравнений
Изобретение относится к вычислительной технике и может быть использовано для построения цифровых интегрирующих машин , предназначенных для решения дифференциальных уравнений. Цель изобретения - упрощение устройства. Устройство содержит накапливающий сумматор I, блок 2 умножения, группы регистров 3 и 4, группы блоков ключей 5, 6 и блок синхронизации. Упрощение устройства достигнуто за счет конечиоразностной аппроксимации производных . 2 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИН (50 4 Ci 06 Е 15/328
1 (ОПИСАНИЕ ИЗОБРЕТЕНИЯ
H А ВТОРСКОМЪГ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2I) 41 47867/24-24 (22) 11. 11.86 (46) 30.04.88. Бюл. № 16 (71) Математический институт с вычислительным центром ТаджССР (72) Н. P. Рабеджанов и М. Х. Гафуров (53) 681.32(088.8) (56) Каляев А. В. Теория цифровых интегрирующих машин и структур. М.: Советское радио, !970, с. 386.
Каляев А. В. Однородные коммутационные регистровые структуры. М.: Сов. радио, 1978, фиг. 2.1.
„„Я0„„1392576 А 1 (54) УСТРОИ(ТВО .1..1Я РЕШЕНИЯ ДИФФЕРЕНЦИАЛЬг)ЫХ УРАВНЕ11И11 (57) Изобретение относится к вычислительной технике и может быть использовано для построения цифровых интегрирующих машин, предназначенных для решения диффере»ииаль»ых уравнений. Цель изобретения — упрощение устройства. Устройство содержит накапливающий сумматор I, блок
2 умножения, группы регистров 3 и 4, группы блоков ключей 5, 6 и блок синхронизации.
Упрощение устройства достигнуто за счет конечноразностной аппроксимации производных. 2 ил.
1392576 упрощение устрой- 5 Уравнения конечноразностной аппроксимации производной и-го порядка относительа структура пред- но >-й точки имеет следующий вид: — -=)(х) сЫ/
h(" -)=U, U, тогда при h= 1 U,= U, > = — 1(х)
U;= — 1(х)+ У, тогда где
bo b»
Сп
0р o o
Изобретение относится к вычислительной технике и может быть использовано для построения цифровых интегрирующих машин, предназначенных для решения дифференциальных уравнений.
Бель изобретения ства.
На фиг. приведен лагаемого устройства; на фиг. 2 временная диаграмма, формируемая блоком синхронизации.
Устройство (фиг. 1) содержит накапливающий сумматор 1, блок 2 умножения, первую группу регистров 3», 3>, ..., 3n, вторую группу регистров 4», 4>, ..., 4„ первую группу блоков ключей 5», 5>, ..., 5„, вторую группу блоков ключей 6>>, 6>, ..., 6, и блок 7 синхронизации.
Рассмотрим дифференциальное уравнение первого порядка
Уравнение конечноразностной аппроксимации первой производной имеет следующий вид:
Уравнение (1) является уравнением интегратора, осуществляющего однократное интегрирование подынтегральной функции /(х), и эквивалентно уравнению интегратора.
Рассмотрим дифференциальное уравнение и-го порядка следующего вида:
1Р U
t(x) Уравнение конечноразностной аппроксимации производной и-го порядка имеет следующий вид:, п d U1 — „-)=b>lU+blU, >+„,+bnU, „, (2)
Йх"
Величины коэффициентов Ь», bl, ..., b. уравнения (2) зависят от того, относительно какой из и точек производится аппроксимация.
При h=l имеем
ЬД+-Ь (...+...+bÄU, .= — 1(х), 1U,=С„1(х)+С,и,,+...+C„U,, „, (3) Уравнение (3) является уравнением цифрового интегратора, осуществляющего кратное интегрирование подынтегральной функции и эквивалентно уравнению последовательно включенных цифровых интеграторов. г
Рассмотрим неоднородное дифференциальное уравнение и-го порядка общего вида
d " U а„-;,— — f(x). (4) >,,(d» (П >
1>Р—;,-)=Ь.Е+Ь К +...+Ь„и, „, 1О где Ь», bl, ..., ܄— коэффициенты, определяемые из уравнений конечноразностной аппроксимации производной, тогда при h= l
Д
15 Й"
2 .a.— --=CPU,+CPU, +...+C„U, .
". b. e. b 7 b» с„= —, с = —, ..., с.=хили ci>U,+c>U, l+...+c„U, „=f1(x), откуда
Ul diit!x)+d>U,. i+...+d,— U> +...+d.U, (5) с с, d(l=C dl= С " dn= С
0 Ю О
Уравнение (5) является обобщенным уравнением интегрирования дифференциального уравнения и-го порядка и эквивалентно уравнению блок-схемы набора решающих элементов, состоящих из и цифровых интеграторов и сумматоров.
На основе уравнения (5) можно построить устройства для цифрового интегрирования дифференциального уравнения и-го порядка, т. е. возможно последовательное определение значений искомой функции U, с шагом дискретности 6=Ах.
Начальные условия задачи, значения правой части, (n — 1) всех производных и функции вводятся в регистры 3>l, ..., З„как значения функции на последовательности и точек. Установка коэффициентов уравнения
40 (5) производится в регистры 4», ..., 4„.
Работа устройства заключается в следующем.
Сигнал с четвертого выхода блока 7 синхронизации устанавливает в нуль регистры блока умножения. Сигнал с восьмого выхода блока 7 поступает на управляющие входы блоков 5, и 6,, через которые значения правой части и соответствующего коэффициента уравнения (5), записанные в регистрах 5о и 6>ь поступают на регистры множимого и множителя блока 2 цифрового умножения.
С пятого выхода блока синхронизации сигнал поступает на управляющий вход блока 2 умножения. С третьего выхода блока синхронизации сигнал поступает на управляющий вход сумматора 1 и производит суммирование выходного значения кода блока 2 умножения с содержимым сумматора 1. Сигналы на группе выходов блока синхронизации дают разрешающие сигналы регист392576
Формула изобретения
1 з рам 3, и 4,. Сигнал с шестого выхода блока синхронизации поступает на вход установки нуля регистров 3, устанавливает их в нуль, а сигнал с седьмого выхода блока синхронизации поступает на вход синхронизации регистра 3, и производит запись содержимого регистра 3 i в регистр 3,. Это необходимо для подготовки схемы для следующего цикла работы, для вычисления значения функции на i+1-й точке.
Циклы умножения коэффициентов уравнения (5) d;, содержащихся в регистре 4,, на значения функции на i-й точке (l„находящиеся в регистре 3,, на блоке 2 умножения и получения суммы (частных) произведений на сумматоре 1 по формуле (5) повторяются и+1 раз. Так как в процессе работы проводилась перезапись содержимого
g-ro регистра первого ряда 3, в 3, 1, в конце цикла произведена запись содержимого сумматора 1 в регистр 3., то можно начать цикл вычисления значения функции на i+1-й точке. Этот цикл работы устройства повторяется для каждых последующих точек интервала интегрирования.
Предлагаемое устройство осуществляет интегрирование дифференциального уравнения и-го порядка по произвольной независимой переменной на основе конечноразностной аппроксимации производных, что исключает операцию непосредственного интегрирования вычислением площади подынтегральной функции. Отказ от блок-схемы набора решающих элементов с исключением цифрового интегратора упрощает схему устройства.
Устройство для решения дифференциальных уравнений, содержащее накапливающий сумматор и блок синхронизации, причем первый и второй выходы блока синхронизации соединены соответствено с первым и вторым входами сброса накапливающего сумматора, третий выход блока синхронизации соединен с тактовым входом накапливающего сумматора, выходы которого соедииены с выходами устройства, огли <аюииегч тем, что, с целью упрощения устройства, оно содержит блок умножения, две группы регистров по (n+1) регистров в каждой
5 группе, где и — порядок дифферециального управления, и две группы блоков ключей по (n+1) блоку в каждой гр ипе, причем выходы накапливающего сумматора соединены с информационными входами (n+1) -го регистра первой группы, установочные входы первого регистра первой группы соединены с входами подынтегральной функции устройства, входы начальных условий i-u группы устройства соединены с установочными входами (i+1) -го (i =1, и) регистра первой группы, выходы К-го (К=2, и+1) регистра первой группы соединены с информационными входами (К 1) -го регистра первой группы, выходы К-го регистра первой группы соединены с информационными входами К-ro блока ключей первой группы, 20 выходы блоков ключей первой группы соединены через общую шину с входами первого сомножителя блока умножения, выходы которого соединены с информационными входами накапливающего сумматора, входы коэффициентов уравнения а-й (а=1, л+1) группы устройства соединены с установочными входами а-го регистра второй группы, выходы которого соединены с информационными входами а-го блока ключей второй группы, выходы блоков ключей второй груп30 пы соединены через общую шину с входами второго сомножителя блока умножения, четвертый и пятый выходы блока синхронизации соединены с входами сброса и синхронизации блока умножения соответственно, шестой выход блока синхронизации соединен
35 с входами сброса регистров первой группы, седьмой выход блока синхронизации соединен с входами синхронизации регистров первой группы, восьмой выход блока синхронизации соединен с первыми управляющими входами блоков ключей первой и второй групп, а-й выход группы блока синхронизации соединен с входом выбора а-го регистра первой группы и вторыми управляющими входами а-х блоков ключей первой и второй групп.
1392576
ff (Ф) (8) (5) (б)
У) (3/ фий. 2
Составитель А. Чеканов
Редактор А. Маковская Техред И. Верес Корректор А. Тяско
Заказ 1809/54 Тираж 704 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
I l 3035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5
Производственно-полиграфическое предприятие, г. Ужгород, ул. Преектная, 4
