Модуль одномерной вычислительной системы для решения нелинейных уравнений теплопроводности

 

Иеобретение относится к области цифровой вычислительной техники. Цель изобретения - расширение функциональных возможностей за счет учета нелинейной зависимости коэффициента теплопроводности от решения и наличия составляющей внутренних источников энергии и упрощения модуля. Модуль одномерной вычислительной системы для решения нелинейных уравнений теплопроводности содержит сдвигающие регистры, узлы - суммирования , триггеры, элементы 2И-1 ШИ, элемент ЗИ-ИЛИ, элементы И, элемент НЕ. 6 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 G 06 F 15/32

,1), )3

ОПИСАНИЕ ИЗОБРЕТЕНИЯ э с

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А ВТОРСКОМУ СВИДЕТЕРЬСТВУ (21) 4090208/24-24 (22) 18.07.86 (46) 23.01.88. Бюл. У 3 (71) Одесский политехнический институт (72) А.Г.Кисель, А.В.Фрид и С.Е.Якубович (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 373735, кл. С 06 F 7/56, 1971.

Авторское свидетельство СССР

У 1159030, кл . G 06 F 15/32, 1985. (54) МОДУЛЬ ОДНОМЕРНОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ ДЛЯ РЕШЕНИЯ НЕЛИНЕЙНЫХ

УРАВНЕНИЙ ТЕПЛОПРОВОДНОСТИ (191 (И)

А1 (57) Ивобретение относится к области цифровой вычислительной техники.

Цель изобретения — расширение функциональных воэможностей 3а счет учета нелинейной зависимости коэффициента теплопроводности от решения и наличия составляющей внутренних источников энергии и упрощения модуля.

Модуль одномерной вычислительной системы для решения нелинейных уравнений теплопроводности содержит сдвигающие регистры, узлы — суммирования,триггеры, элементы 2И-ИЛИ,элемент ЗИ-ИЛИ, элементы И, элемент

НЕ. 6 ил.

1368888

Изобретение относится к цифровой вычислительной технике и предназначено для решения нелинейных уравнений теплопроводности вида

C(U) = h(U) +

+ f(x) цли в конечно-разностном представлении системы алгебраических уравнений вида с<и >

C

При этом

U(x;, t, ); f, = f(x;); x,=ibex;

2,..., L.

Целью изобретения является расширение функциональных возможностей модуля одномерной вычислительной системы для решения нелинейных ураввений теплопроводности за счет учета

r.åëèråéíîé зависимости коэффициента теплоемкости от решения и наличия составляющей внутренних источников энергии и упрощения модуля.

На фиг. 1 приведена схема модуля одномерной вычислительной системы для решения нелинейных уравнений теплопроводности;на фиг. 2 — временная диаграмма рабаты узла суммирования;на фиг. 3-6 — временная диаграм-. ма работы модуля.

Модуль одномерной вычислительной системы нелинейных уравнений тепл >проводности одержит с перного и>з четвертый сдвигаюшие регистры 1-4, с первого по восьмой узлы 5-12 сум .{<в рования, первый и второй триггеры

13 и 14, с первого по третий элементы 2И-ИЛИ 15-17, элемент 3И-HJ1H 18, с первого по третий элементы И 19-21, элемент НЕ 22, вход 23 значения обратной зависимости коэффициента теплопроводности от решения, вход 24 значения обратной зависимости коэффициента теплоемкости от решения, первый »xng 25 значения решения на текущей итерации поступающего с левого соседнего модуля системь{, второй вход 26 значения решения на текущей итерации, поступающего с правого соседнего модуля системы, вход 27 исходных данных нелинейного уравнения теплопроводности,вход 28 управляющей функции разностной схемы, с первого по пятый входы 29-33 записи исходных данных итерации, вход 34 установки модуля,с первого по десятый входы 35 — 44 синхронизации, первый и второй выходы 45 и 46 модуля. При этом узел суммирования содержит

20 одноразрядный сумматор 47 и два триггера 48 и 49.

Суммирование кодов начинается с их младших разрядов, значения которых подаются на первый (А1) и вто25 рой (B1) информационные нходы одноразрядного сумматора 47. При этом ня выходях суммы (81) и переноса (Р1) последнего формируются значения младшего разряда суммы и переноса

30 из первого во втор<>й разряд соответственно. При подаче на вход синхронизации уз.па суммирования (С) синхроимпульса происходит запись этих значений в первый и второ{{

D-триггеры 48 и 49 при этом на выходе второго D-триггера 49 появляется значение первого разряда суммы, а с выхода первого Э-триггера 48 значение переноса поступает на вход

40 переноса (РО) сумматора 47.0днс>вре{е{{>{о (по первому синхроимпульсу) на входы А1 и В1 одноразрядного сумматора 47 подаются значения вторых разрядов кодов, и на сумматоре 47

4r, происходит их суммирование с учетом переноса из перв го разряда,паол* чего подается вт арой синхроимпул; ., и праце<.с повторяет .», пока не 6v;1 т произведен суммирование всех I>àýðÿ50 дов обрабя ты» ас>{{ lх кодо».

На узле " .>ìèð 1вания м<1>{ет нь{п< лнять< я»ьгчисление разнос. и двои1 {b{>< чис. и, если ум< ньшаем с иредставле— н -{рвмым к<>пом, а вь читае> oe дои,>.<нительным или обратным. B<>»тором с.{учл< на вход gстанавки» E>{иницу

".-.л с уммирот{а{{{ .я перед на>.:алом .и> иронания погзется {смпульс, уста—

:i {»>Iö» ющий в елин ч е состояние

1368888 первый D-триггер 48. Тогда в процессе суммирования автоматически происходит прибавление 1 к обратному коду вычитаемого, что соответствует формированию его дополнительного кода.

Вход установки в "0" узла суммирования служит для обнуления первого

D-триггера после выполнения предыдущей операции в случаях суммирования прямых кодов или вычитания с применением дополнительного кода вычитаемого.

Рассмотрим работу модуля. 15

Решение системы уравнений (2) на каждом временном слое аналогично известному устройству осуществляется методом итераций. При этом (2) заменяется системой итерационных уравнений вида

1,5 пс(Ц, ) (мсюкс р

j,S и () = М ; (9)

P akC

), S

/3, (ч ) |-) HQkC (!О) 1. в

J,Л i,S C Ч; )

bt (ч „)(i. (дх) +

1,5

«(Су. — U )— в

\ макс -м

N

35 где ш — целое чтсло. Обозначим также (12) 40

Учитывая (4), (S) (9), (10), (11), (12), из (3) получим: л (ц".з ) = y(q" ) ° —,; (4)

РЭ (дх) 45

p,(q", ) = c (CP ; ) —.; (5)

«(q; U; ) — n (q ) 2 +(y;, ,S макс (p> (Ц" ), r), < tI ",)) >

ЬS

-т )Б — ср, ) + и (с . ) ° 2 (Cg; — Ч,, ) U;

S=0,1,..., k;g ; =U;

i = 1,2,..., ),к

Ь, 1,2. (13) 55 что может быть представлено так)«е следующим образом:

S=0,1,...,1; q", =V, U = с ; i = 1, 2,..., P. (3)

j = 1 у 2у ° ° ° у ?з °

Преобразуем (3) в соответствии с алгоритмом работы модуля. Введем следующие обозначения: где h(g), с(у) — известные зависи. мости коэффициентов исходного уравнения от решения.

),Ь

Выразим значения (3 (q ) и

p, (g 1 ) через „„„с точностью цифрового представления аналоговых величин следующим образом: где п (СД; ) пс (Д, ), N — целые

1s числа. При этом очевидно, что п, и будут зависеть от решения следуют щим образом:

Поскольку иэ условия устойчивости системы итерационных уравнений (3)

Р @ 05, а N»1 то 3м„„/ «

<с 1. Выберем это соотношение для удобства цифровой обработки так, чтобы

1368888

nc ((- ;

) 5 (f

2 цесса ввода ных данных, 33 подаются сигналы. следующие логические

1,Б п»(Ч, )

+,> 2 (с

1 ьs )-1

» (11), — 11 ) Логический сигУправляющий вход нал

30

S= 0,1,..., j = 1 2,..., L;

= Ч, 1,2. ..,Р;

v . . °

»

15 31

32 (14) 33

1,9Л1 241 j 5+1,Г

9, + 2™»

1,5-1,М

= C.g !

1,к

1 п1 (16)

r) опре1,г=-N; (01, 1 r

1(1-1, (1 7) Окончательно (14) может быть преобразовано так,: (((n,(q, ), г) (q — U ) — q (n (q,), rJ 1q"„— q1. ) +

q (и (rp ) r) (<1 — (1",)) и (N — 1,r) r = 1 2, ° .., N; S = 0 1,..., k; где управляющая функция q (n, r) определяется так;

q(n,r)

О, n c.

1. а управляющая функция q(N-1, деляется следующим образом:

Выражение (1 )) описывает алгоритм функционирования -го модуля в процессе решения (1) в i-й узловой точке.

Работа модуля начинается с пров регистры модуля исходдля чего на входы 29

При действии этих управляющих сигналов элементы 2И-ИЛИ 15 и 16, а также элемент ЗИ-ИЛИ 18 логически соединяют выход M-разрядного регистра 4 с входом последовательной записи (M+m) ðàýðÿäíîãî регистра 3, выход регистра 3 — с входом последовательной записи М-разрядного регистра 1, выход регистра 1 — с входом последовательной записи М-разрядного регистра 2, в результате чего образуегся один регистр сдвига обшей длиной (4M+m) разрядов (здесь Мразрядность данных).

Элемент 2И-ИЛИ 17 соединяет вход последовательной записи регистра 4 с входом 27, на который последовательно подаются разряды кодовой комби40 нации, полученной конкатенацией кодов y (M разрядов, модифицированчый дополнительный код), Г;(М разрядов, дополненные справа m нулями до

M+m разрядов, модифицированный

О прямой код), U (М разрядов, модифицированный прямой код) и (1 (М разрядов модифицированный прямой код) которые записываются соответственно в регистры 4,3,1 и 2; одновременно с этим на входы 35) 36, 43 и 44 си).— хронизапии подается последовательность иэ (,4M+m) тактовых импульсов, синхр ))лизирующих процесс записи.кодовой комбинации в образовавшийся (4M+;;1) -разрядный регисrp сдвига.

Пг окончании ввода происходит собственно решение; оно делится на временных слоев; на кажп0M вре-!

«.чиом спое выполняется К итераций;

7 13 каждая итерация состоит иэ N микроопераций, описываемых в (15).

При выпслнепии микрооперации на входы 29 — 33 подаются следующие логические сигналы.

Управляющий вход Логический сигнал

29

31

32

33

В этом случае прямые выходы регистров 1, 2 и 4 логически соединяются с их входами последовательной записи при помощи элементов 2И-ИЛИ 1517, в результате чего эти регистры превращаются в кольцевые регистры сдвига.

Кроме того, элемент ЗИ-ИЛИ 18 соединяет вход последовательной записи регистра 3 с выходом узла 11 суммирования.

Перед началом выполнения микрооперации на вход 34 подается импульс, устанавливающий в "1" триггеры переноса узлов 5 — 8 и 12 и сбрасывающий в "0" триггеры 9 — 11 переноса.

Выполнение микрооперации r происходит в два этапа. Вначале формируются значения управляющих функций

qfn>(y . ),rJ и qfnc(cp ), rj.

На входы 5 подаются модифицированный прямой код ц",с прямого выхода регистра 1 и модифицированный обратный код — q > (r), поступающий на вход 23 с внешнего генератора нелинейной функции cf>(r), который в цифровой форме моделирует зависимость

q(>), обратную к исходной "n (q). На ьыходе узла 5 поразрядно формируется разность (p - p >(r)). При подаче на вход 37 импульса в момент, когда на выходе узла 5 появляется значение знакового разряда разности,происходит запись последнего в D-триггер 13.

Если Cg>(r) к cp! + что соответствует выполнению условия 1 г и п (" .) (в предположении, что зависимость (q), а значит и n>(q) монотонно возрастающие), то знаковый разряд разности нулевой, и на инверсном выходе П-триггера 13 существу»

55 модифицированный дополнительный код

q(n (q. ),r)+(q q ) с (i+1)ro Mo n ; neaten HF. 22 формирует иэ него модифицированный обратный код — q(n>(cg",„), rj (с,",, — с ), разряды которого поступают на инфор68888

8 ет "1", в противном с тучае на нем появляется 0 . Таким образом, на инверсном выхопе П-триггера 11 *ормируется значение q(n>((f" .),г) в соот5 ветствии с (7), которое поступает на первый вход элемента И 19.

Значение qfn,(q ; ),r), поступающее на первый вход элемента И 20, формируется аналогично при помощи узла 6 и D-триггера 14; при этом на информационные входы узла 6 подаются модифицированный прямой код .5 с прямого выхода регистра 1 и модифицированный обратный код -,(г), поступающий на информационный вход

24 с внешнего генератора нелинейной функции q,(n), который в цифровой форме моделирует зависимость (p(с), 2О обратную к исходной с((1 ). Работа узлов 5 и 6 синхрониэируется тактовыми импульсами, поступающими на вход 38.

На втором этапе выполнения микрооперации в узлах 7 и 8 при действии синхроимпульсов на входе 39 происходит поразрядное вычисление разностей (; — ч;, ) и (; — U; ) соответственно, которые поступают на входы элементов И 19 и 20. При этом модифицированный прямой код (".

1 поступает на первые информационные входы узлов 7 и 8 с прямого выхода регистра 1; модифицированный обратный код — < поступает на второй информационный вход узла 7 с информационного входа 25, осуществляющего связь с (i-l)-м модулем; модифи1-1 цированный обратный код — U noc-! тупает на информационный вход узла

8 с инвертирующего выхода регистра

2. На входах элементов И 19 и 20 поразрядно формируются модифицированные дополнительные коды < (п ((), 45 r) (g —, Cp ; ) и с (и ((р ) г (g — U; ) соответственно,суммирование.которых осуществляется узлом 9, Помимо этого, с выхода элемента И 19 код qfn>(q ),r7 (q ; (. ) поступает на выход 46, осуществляющий связь с (i-1)-м модулем.

На информационный вход 26 поступает

1368888 10 н регистр 1 н качестве g I . !ля

1 этого на входы 30 — 33 подаются следующие логические сигналы: мационный :<ход узла 12. На другой информационный вход узла 12 поступает с в1.. е .(е и 1(ой задержк(1й в m так тон дополните 1bHb(H Kof1 — q (V-1,r) у.

1 2 формируемый элементом И 21. При этом на входы элемента И 21 поступает значение управляющей функции

q(N-1,rj с входа 28 и модифицированный дополнительный кад — (); с выхода регистра 4, работа которого синхронизируется тактовыми импульсами, поступающими на вход 44 синхронизации.

На выходе узла 12, таким образом, формируются разряды модифициронанно),5

ro дополнительного кода — ц(п),(Ц, ), г| (1.у ".„— p ", ) — 2 . q(N 1,гJ (!);, и поступают на информационный вход узла 10. На выходе узла 9 формируются разряды модифицированного дополнительного кода q fn ),(),r7 (g". — — с ;, ) + с1(п,(су . ),r) (q .

)-I

U ; ) и поступают на другой информационный вх од узла 1 0 . Работа узлов

9 и 1 2 си нхрони з иру ет ся тактовыми импул ьс ами, поступающими н а вход синхро ни з ации 4 0 .

31

32

На вьгходе узла 10 при подаче тактовых импульсов на вход 41 синхронизации поразрядно ф.)рмируется сумма с((г,„(-У),, ? r ) (11) .1 — С!7 ) +

2(п, ((. ),r j (< ",— ((! l )1 — 2

1 q tN- 1, r J Q, > поступающая на первый вход узла 11, на второй вход которого поступает код (р ". " с выхода

I регистра 3. 1(ри этом К вЂ” и разряд . k-I ныходногс кода узла 10 с весом 2 су)(мируется с К-и разрядом кода

),5 4(,1. m ( с весом 2, что экни— валентно умножению первого слагаеTTl мого на 2 . Таким образом, на выходе узла 11 при действии тактовых импульсов, подаваемых на вход 42 синхронизации, формируется значение

),5 (, +(СР н соответствии с (16), l разряды которого записываются в регистр 3 при действии тактовых импульсов, поступающих нв вход 43 синхронизации.

По ()кон .;I((vè êà)((äîé 11òåðàöèè, перед и зцалам (1è(äóющей, происходит

Tlppp 1"1)ис(содержимого М старших раз.

) s, рядов регистра 3 (значен1(я 11) . (((и,(;(),гI ((" — I)l ;, ) Управляющий вход Логический сигнал

33

При этом выход регистра 3 логи15 чески соединяется с его входом последовательной записи посредством элемента 3И-ИЛИ 18 и с входом последовательной записи регистра 1 при помощи элемента 2И-ИЛИ 16. На вход

20 синхронизации регистра 3 с входа 43 синхронизации поступает последовательность из M+m тактовых импульсов, при этом происходит циклический сдвиг кода в этом регистре. В

25 момент, когда на выходе регистра 3 появляется значение (m+1)-го справа разряда, на вход синхронизации регистра 1 с входа 36 синхронизации начинает поступать последонатель30 ность из М тактовых импульсов, в результате чего происходит перезапись н регистр 1 М старших разрядов кода, хранящегося в регистре 3.На остальные входы синхронизации модуля при этом тактовые импульсы не подаются.

По окончании вычислений на каждом временном слое перед началом решения на следующем, временном слое происходит перезапись содержимого регистра

В

40 (значение (" .) в регистр 2 н качестве U .. Для этого на управляющие

1 входы 29 и 33 подаются логические сигналы соответственно "бн и "1" лри этом прямой выход регистра 1 логичес45 ки соединяется с ега входом последовательной записи через элемент 2ИИЛИ 16 и с входом последовательной записи регистра 2 через элемент 2И-ИЛИ

15.На входы синхронизации регистров

1 и 2 с нходов 36 и 37 соотнетстненна поступает последовательность из

К тактовых импульсов, при этом происходит циклический сдвиг кода н регистре 1 и одновременно его пораз55 рядная запись в регистр 2.

Формула изобретения

Ml)ï;ëü одномерной 1ыч((слнтельной

cp(TE мы для решения нелинейных урав11 ! нений теплопроводности,содержащий с первого по третий сдвигающие регистры, первый элемент И и элемент

НЕ, отличающийся тем, что, с целью расширения функциональ ных возможностей модуля за счет учета нелинейной зависимости коэффициента теплоемкости от решения и наличия составляющей внутренних источников энергии и упрощения модуля, в него введены второй и третий элементы И,с первого по третий элементы 2И-ИЛИ, элемент ЗИ-ИЛИ, четвертый сдвигающий регистр,с первого по восьмой узлы суммирования, первый и второй триггеры,при этом вход значения обратной зависимости коэффициента теплопроводности от решения нелинейного уравнения теплопроводности модуля подключен к первому информационному входу первого узла суммирования, вход значения обратной зависимости коэффициента теплоемкости от решения нелинейного уравнения теплопроводности модуля подключен к первому информационному входу второго узла суммирования,первый вход значения решения на текущей итерации модуля является входом для подключения второго информационного выхода предыдущего модуля и подключен к первому информационному входу третьего узла суммирования, второй вход значения решения на текущей итерации модуля яэляется входом для подключения первого информационного выхода последующего модуля и подключен к входу элемента НЕ,выход которого подключен к первому информационному входу четвертого узла суммирования, вхсд исходных данных нелинейного уравнения теплопроводности модуля подключен к первому входу первого элемента 2И-ИЛИ,выход которого подключен к информационному входу первого сдвигающего регистра, выход которого подключен к первому входу второго элемента И, к второму входу псрвого элемента 2И-ИЛИ и к первому входу элемента ЗИ-ИЛИ,выход второго элсмента И подключен к второму информационному входу четвертого узла суммирования, выход которого подключен к первому информационному входу пятого узла суммирования, выход которого подключен к первому информзциониому входу шестого узла суммирования,выход которого подключен к

368888 1 2 второму входу элемента 311-И. 1И,выход которого подк:почен к информационному входу второго сдвигающего регистра, 5 выход которого подключен к второму информационному входу шестого узла суммирования к третьему входу элемента ЗИ-ИЛИ и к первому входу второго элемента 2И-ИЛИ, вход устав! вки модуля подключен к входам установки !! !! в 1 с первого по четвертый и с ед ьмого узлов с уммир о в а ни я и к входам установки в О пятого, шестого и, восьмого узлов суммирования и е р в ый вход. синхронизации модуля подключен к входам синхронизации первого и второго триггеров, инверсные вых оды которых подключены соответственно к первым входам первого и третьего

20 элементов И, второй вход сии хр о низ а ции модуля и одключ е н к входам синхронизации первого и второго у зл о в суммирования, третий вход с и нхр он и з а ции модуля подключен к входам

2 5 синхронизации третьего и седьмого узлов суммирования, четвертый в х од синхронизации модуля подключен к вход ам синхронизации четвертого и в о с ьмого уз ло в суммирования, пятый и

Зд шестой входы синхронизации м од ул я подключены соответственно к входам синхронизации пятого и шестого узлов суммирования, с ед ьмой, в о с ьма и, д е в ятый и десятый входы синхронизации модуля подключены соответственно к

35 тактовым входам первого, второго, третьего и четвертого сдвигающих регистров, вход управляющей функции разностной схемы модуля подключен к

4р второму входу второго элемента И, первый вход записи исходных данных итерации модуля подключен к третьему входу первого элемента 2И-ИЛИ, к четвертому входу первого элемента

2И-ИЛИ и к четвертому входу элемента

ЗИ-ИЛИ, второй и третий входы записи исходных данных итерации модуля подключены соответственно к пятому и шестому входам элемента ЗИ-ИЛИ, чет5р ВерТ61А вход записи исходных данных итерации модуля подключен к второму и третьему входам второго элемента 2И-ИЛИ, выход которого подключен к информационному входу третьего сдвигающего регистра, прямой выход которого подключен к четвертому входу второго элемента 2И-ИЛИ, к первому входу третьего элемента 2И-ИЛИ, к вторым информационным входам пер13688 вого,второго, третьего узлов суммирования и к первому информационному входу седьмого узла суммирования,пя-. тый вход записи исходных данных итес рации модуля подключен к второму и третьему входам третьего элемента

2И-ИЛИ, выход которого подключен к информационному входу четвертого сдвигающего регистра, прямой выход которого подключен к четвертому входу третьего элемента 2И-ИЛИ, инверсный выход четвертого сдвигающего регистра подключен к второму информационному входу седьмого узла суммирования, выход которого подключен к второму входу третьего элемента И, выход которого подключен к первому информационному входу восьмого узла суммирования, выход которо- 20 го подключен к второму информационному входу пятого узла суммирования, выход первого элемента И подключен к второму информационному входу восьмого узла суммирования и к перво- 25 му информационному выходу модуля, инверсный выход третьего сдвигающего регистра подключен к второму информационному выходу модуля, выходы первого, второго и третьего узлов 30 суммирования подключены соответственно к информационному входу первого

88 14 триггера, к информационному входу второго триггера и к второму входу первого элемента И, входы установки в "0" с первого по четвертый и седьмого узлов суммирования и входы установки в " 1" пятого, шестого и восьмого узлов суммирования подключены к шине нулевого потенциала модуля, при этом каждый узел суммирования содержит одноразрядный сумматор и два триггера, причем первый и второй информационные входы узла суммирования подключены соответственно к первому и второму информационным входам одноразрядного сумматора, выход переноса и информационный выход которого подключены к информационным входам первого и второго триггеров соответственно, вход синхронизации узла суммирования подключен к входам синхронизации первого и второго триггеров, вход установки в "1" узла суммирования подключен к одноименному входу первого триггера,выход которого подключен к входу переноса одноразрядного сумматора, выход второго триггера подключен к выходу узла суммирования, вход установки в "0" узла суммирования подключен к входу установки в "0" первого триг-, гера.

И ФФ ММР7 У

1368888

Фиг. 3 Риг. 9

1368888 ЮГ Г

Составитель Р.Смирнов

Техред М.Xоданич

Редактор A.Âîðîâè÷

Корректор N.П<як.>

Заказ 297/51 Тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.. д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4