Устройство для решения дифференциальных уравнений

 

Изобретение относится к области цифровой вычислительной техники, к устройствам для обработки цифровых. данных и может быть использовано для решения дифференциальных уравнений в частных производных. Цель изобретения - повышение быстродействия. Устройство содержит .блок управления, блок ввода-вывода, п групп по m решающих блоков (т - порядок соответствующей системы алгебраических уравнений , п - число уравнений в системе ), п групп по m блоков двунаправленной передачи данных, матрицу размером mxn групп блоков однонаправленной передачи данных, причем группы блоков однонаправленной передачи данных первой строки первого столбца и первой строки т-го столбца матрицы содержат по два блока однонаправленной передачи данных, группы блоков однонаправленной передачи данных первой строки k-ro столбца (,... , m-1), группа блоков однонаправленной передачи данных первого столбца и ш-го столбца матрицы содержит по три блока однонаправленной передачи данных , остальные группы блоков однонаправленной передачи данных матрицы содержат по четыре блока однонаправленной передачи данных. Повышение быстродействия обеспечивается параллельной работой решающих блоков. 11 ил. (Л 00 СХ) оо со

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК цц 4 G 06 F 15/32

ОПИСАНИЕ ИЗОБРЕТЕНИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3955172/24-24 (22) 23.09.85 (46) 15.05.87. Бюл. ¹- 18 (71) Институт проблем моделирования в энергетике АН УССР (72) И.Ф.Кабанец, Л.Г.Кириллова, И.И.Петров и А.И.Яцунов (53) 681.3 (088.8) (56) Авторское свидетельство СССР

¹ 620980, кл. G 06 F 15/32, 1975.

Авторское свидетельство СССР № 565299, кл, G 06 F 15/32, 1975. (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ (57) Изобретение относится к области цифровой вычислительной техники, к устройствам для обработки цифровых данных и может быть использовано для решения дифференциальных уравнений в частных производных. Цель изобретения — повьппение быстродействия.

Устройство содержит блок управления, блок ввода-вывода, и групп по ш решающих блоков (m — порядок соответ„„SU„„1310839 А1 ствующей системы алгебраических урав, нений, и — число уравнений в системе), и групп по ш блоков двунаправленной передачи данных, матрицу размером mxn групп блоков однонаправленной передачи данных, причем группы блоков однонаправленной передачи данных первой строки первого столбца и первой строки m-го столбца матрицы содержат по два блока однонаправленной передачи данных, группы блоков однонаправленной передачи данных первой строки k-го столбца (k=2,..., ш-1), группа блоков однонаправленной передачи данных первого столбца и ш-го столбца матрицы содержит по три блока однонаправленной передачи данных, остальные группы блоков однонаправленной передачи данных матрицы содержат по четыре блока однонаправленной передачи данных. Повьппение быстродействия обеспечивается параллельной работой решающих блоков.

11 ил.

1310839

Изобретение относится к цифровой вычислительной технике, к устройствам для обработки цифровых данных и может быть использовано для решения дифференциальных уравнений в частных производных.

Целью изобретения является повышение быстродействия устройства.

На фиг.1-4 приведена структурная схема устройства; на фиг.5 — схема блока однонаправленной передачи данных на фиг.6 — схема блока управления; на фиг.7 — схема блока двунаправленной передачи данных; на фиг.8 — схема решающего блока; на фиг.9 — алгоритм работы устройства; .на фиг.10 - пример сеточной области; на фиг.11 — пример матрицы коэффициентов системы для случая i =- 3, j = 4.

Устройство для решения дифференциальных уравнений содержит блок управления 1, блок 2 ввода"вывода,блок

3 двунаправленной передачи данных, решающий блок 4, блок 5 однонаправленной передачи данных, выходы 6 блока управления, входы 7 блока управления, входы 8 решающего блока, выходы 9 решающего блока, выходы 10 блоков 3 и 5, входы 1 1 блоков 3 и 5.

Блок 5 однонаправленной передачи данных содержит регистр 12, группу ключей 13, первый и второй элементы

И 14, 1.5, дешифраторы 16 и 17.

Блок 2 управления выполняется по известной схеме содержит узел памяти 18, группу ключей 19, регистр адреса 20, регистр команд 2 1, регистр первого операнда 22, счетчик команд

23, дешифратор команд 24, сумматор

25, синхронизатор 26, регистр второгп операнда 27.

Блок 3 двунаправленной передачи данных(выполняется по известной схеме) содержит регистр вывода 28, группу выходных ключей 29, элементы И 30, 31, дешифратор адреса 32, группу входных ключей 33, регистр ввода 34, элемент И 35, дешифратор адреса 36, элемент И 37.

Решающий блок 4 (выполняется по известной схеме) содержит регистр ре зультата 38, синхронизатор 39, регистр второго операнда 40, регистр частичного результата 41, дешифратор команд 42, счетчик команд 43, сумматор 44, регистр команд 45, регистр адреса 46, регистр первого операнда

47, группу ключей 48, узел памяти 49.

15 конечно-разностным методом на сеточной области, изображенной на фиг.10.

Используя известные сеточные аппроксимации производных, запишем ко20 нечно-разностный аналог уравнения (1) для точки

К+1 К Кб1 . Кб1

+ л о

Г 1 j 2ЬУ

К+1 Кб1 К11

Ф,j 1 -2Ф;,1 +Ф,; 1

= à — - — — — - - — — - — + уг

К+1 . Кб1 К+1

Ф1б1 1 -2Ф;,1 +Ф

30+ Г дуг (2) (i=2 и-1; j = 2,...,m-1)

Р где bt — шаг по времени;

ЛХ, ЛУ вЂ” шаг сетки по оси Х и Y соответственно;

11, — номер временного шага;

Добавив к (2) аппроксимированные граничные условия и приведя подобные

40 члены, получим систему линейных алгебраических уравнений (СЛАУ) А1 ) Ф1,3 +В1,; Ф1,3+1+С;,„e1,,-1 + (3)

+О;. Фб +Е;.Ф; = F;. (i = 1,..., и; j = 1,...,m) которую необходимо решать на каждом временном шаге.

Матрица М коэффициентов системы (3) пятидиагональная с диагоналями, расположенными симметрично плавной

55 диагонали, при выполнении условия (i-j) ) 1,

На фиг.11 показано, что часть матрицы M без ш левых столбцов и m нижУстройство работает следующим образом.

В исходном состоянии в узлах памяти 18 блока управления 2 и 49—

5 решающих блоков 4 записаны управляющие, обрабатываннцие программы и исходные данные (массивы коэффициентов, граничные условия).

Работа устройства на примере решения краевой задачи для нестационарного двумерного уравнения диффузии.

ЭФ дФ дФ ЭФ Э Ф "кЭ + 9НУЭ = Гк Э)г + Г яг +Я (1) 1310839 них строк имеет. вид нижней треугольной (обозначим ее через d ), а часть матрицы И без m правых столбцов и m верхних строк - верхняя треугольная (обозначим ее через U). Таким образом, если задаться начальными приближениями для переменных Ф, 1

Ф„2, . ° ., Ф 1 «„, To вследствие формы

I матрицы L легко найти остальные переменные в соответствии с

Ф +«,1 =(Р;,j À «Ф«,j -В;«j Ф;«1 " (4)

cf «Ф1 j-„-Е, «Ф; e $ )%«1 (1 1, ° ° ° «n; ) = 1, ° ° °,m)

Если задаться начальными приближениями искомой функции Ф„ „, Ф„, ...«Фд « то благодаря форме матрицы 1 + легко вычислить остальные неизвестные

Ф; „„=Ю;„-Ц,; Ф;,; -В;,«Ф„,,„

С;, Ф;. 1 -D; Ф;.«1 1 )/Е; ° (1=п, п-1,...,2, ) =1,...,ш) (5) 25

Алгоритм решения в соответствии с формулами (4) и (5) приведен на фиг.9.

Алгоритм решения задачи включает . этап загрузки коэффициентов матрицы

М в решающие блоки 4. В решающий блок

4 с индексами i j записываются коэффициенты A В;,, С;,1 D

Е««1 и Аt«-(«-«) «««В ««(» «) «j «С««-(«)j««35

Р.„(i-,> «Е „«; „« . Кроме того, в первую группу решающих блоков 4 загружаются первые приближения искомой функции Ф 1,1 « Ф„,...,Ф„

Алгоритм решения задачи включает 40 также этап выполнения циклов вычислений значений искомой функции. В каждом нечетном цикле производятся вычисления согласно (4). Начальными значениями Ф«, « ° ° ° «Ф1 Для каждого 45 данного цикла являются значения функции в этих точках, вычисленных на предыдущем четном цикле. Значения искомой функции Фп „, Ф„ «...«Фд ! « rli e вычисленные на нечетном цикле, явля- .5О ются исходными данными для работы четного цикла ° В каждом четном цикле производятся вычисления по формуле (5).

Вычислительный процесс заканчивается, если после выполнения очереднога цикла (четного или нечетного) значения искомой функции, полученные всеми решающими блоками 4, отличаются от соответствующих значений функции, полученных на предыдущем цикле на величину, не превышающую заданную погрешность Е, т ° е. где 1 — номер цикла.

Рассмотрим реализацию описанного алгоритма в устройстве. Для передачи информации из блока управления 1 в решающие блоки 4 блок управления 1 вырабатывает по выходу 6З адрес блока 3, который поступает на вход дешифратора 32, по выходу 62 сигнал

««Запись" по которому информационное слово по выходу 6„ записывается в регистр 28. При этом с выхода элемента И 30 сигнал "Запрос" по выходу 10, поступает в синхронизатор 39 соответствующего решаюшего блока 4, который обращается к блоку 3 как к внешнему устройству и считывает информацию с регистра вывода 28 через ключи 29 по выходу 10„ в узел памяти 49. Далее аналогично передаются остальные данные.

В решающем блоке 4 в соответствие с формулами (4), (5) и (6) выполняются вычисления, которые сводятся к арифметическим операциям.

Передача информации, например из решающего блока 41„ в решающий блок 4 осуществляется через соотi ветствующий блок 5. Для этого решающий блок 4„ „ выставляет на выходе.

83 адрес блока 5, а на в rxope 82 сигнал "Запись", по которому информация через выход 8„ записывается в регистр 12. При записи информации в регистр 12 с выхода элемента И 14 формируется сигнал "Запрос", который через вход ii)< поступает в решающий блок 4« « который переходит к чте« нию информации и выдает на выход 11> адрес, который поступает на вход дешифратора 17, а на выход 11„ выдается сигнал "Чтение". Информация через ключи 13 из регистра 12 по выходу

10 считывается в узел памяти 49 ре1 шающего блока 4, а через вход 9

2,1 ответный сигнал сообщает решающему блоку 41 о том, что можно переда1,1 вать следующее слово.

Если выполняется условие (6), результат вычислений иэ решающих бло-. ков 4 передается в блок управления 1.

Для этого решающий блок 4 на выход

1310839

l1 вырабатывает адрес, который поступает на вход дешифратора 36, на выход 11 — сигнал "Запись", а выход 11 — информацию, которая записывается в регистр 34 блока 3. Через вход 7 сигнал "Запрос" поступает в блок управления 1, который считыва.ет информацию из регистра 34 через клю- чи 33 и вход 7 в узел памяти 18.Для этого блок управления 1 на выходе 6, 10 формирует адрес, который поступает на вход дешифратора 32 и сигнал "Чтение, который поступает на вход элемента И 35.

fS

Формула изобретения

Устройство для решения дифференциальных уравнений, содержащее блок ввода-вывода, блок управления, пер- 20 вую группу из m решающих блоков (где

m — порядок соответствующей системы алгебраических уравнений), первую группу из т блоков направленной передачи данных, выходы с первого по четвертый блок управления подключены соответственно к первому входу режима, к второму входу режима, к первому информационному входу и второму информационному входу блока ввода-вы- 30 вода, выход которого подключен к входу задания коэффициентов блока управления, выходы с пятого по восьмой блок управления подключены соответственно к первому информационному 35 входу, первому входу записи, первому адресному входу и первому входу чтения каждого блока двунаправленной передачи данных первой группы, первые информационные входы m блоков дву40 направленной передачи данных первой группы подключены к соответствующим входам команд группы блока управления, вторые информационные выходы m блоков двунаправленнои передачи дан45 ных первой группы подключены к соответствующим входам запуска группы блока управления, третий и четвертый информационные выходы 1-го (j = 1,...,m) блока двунаправленнои

50 передачи данных первой группы под ключены соответственно к информационному входу и первому входу запроса j-ro решающего блока первой группы, первый информационный выход,, 55 второй информационный выход, третий информационный .выход и чет>зертый информационный выхоц j-го решающего блока первой группы подключены соответственно к второму входу чтения, второму информационному входу, второму адресному входу, второму входу записи j-ro блока двунаправленной передачи данных первой группы, о тл и ч а ю щ е е с я тем, что, с целью увеличения быстродействия, в него введены с второй по и-ю группы (где и — число управлений в соответствующей системе линейных алгебраических управлений) по ш решающих блоков в каждой, с второй по п-ю группы блоков двунаправленной передачи данных в каждой, матрица групп блоков однонаправленной передачи данных размером »>хп, причем группы блоков однонаправленной передачи данных первой строки первого столбца и первой строки ш-го столбца матрицы содержат по два блока однонаправленной передачи данных, группы блоков однонаправленной передачи данных первой строки k-ro столбца (k=2,.. °,m 1) группы блоков однонаправленной передачи данных первого столбца и m-ro столбца матрицы содержат по три блока однонаправленной передачи данных, остальные группы блоков однонаправленной передачи данных матрицы содержат по четыре блока однонаправленной передачи данных, пятый, шестой, седьмой и восьмой выходы блока управления подключены соответственно к первому информационному входу, первому входу записи, первому адресному входу и первому входу чтения блоков двунаправленной передачи данных групп с второй по п-ю, первые информационные выходы блоков двунаправленной передачи данных групп с второй по и — ю подключены к соответствующим входам команд группы блока управления, вторые информационные выходы блоков двунаправленной передачи данных групп с второй по и-ю подключены к соответствующим входам запуска группы блока управления, входы чтения блоков однонаправленной передачи данных группы первой строки j-го столбца матрицы подключены к первому информационному выходу >-го решающего блока первый группы, первые адресные входы блоков однонаправленной передачи данных группы первой строки j— - го столбца матрицы подключены к третьему информационному выходу j-го решающего блока первой группы, информационные выходы блоков

13108

39 однонаправленной передачи данных группы первой строки j-r столбца матрицы подключены к информационному входу

j-ro.ðåøàþùåãî блока первой группы, вторые информационные. выходы блока однонаправленной передачи данных группы первой строки j-го столбца матрицы подключены к первому входу запроса j-ro решающего блока первой группы, информационный вход j-го решаю- ® щего блока 1-й группы (1=2,...,n) подключен к третьему информационному выходу j-ro блока двунаправленной передачи данных 1-й группы и к первым информаЦионным выходам блоков од- 15 нонаправленной передачи данных группы 1-й строки j-го столбца матрицы, первый вход запроса j-ro решающего блока 1-й группы подключен к четвертому информационному выходу j-го бло- 20 ка двунаправленной передачи данных

1-й группы и к второму информационному выходу блоков однонаправленной передачи данных группы 1-й строки j-ro столбца матрицы, первый .информационный выход j-го решающего блока 1-й группы подключен к второму входу чтения j-ro блока двунаправленной передачи данных 1-й группы и входам чтения блоков однонаправленной передачи данных группы 1-й строки j-го столбца матрицы, второй информационный выход

j-ro решающего блока 1-й группы подключен к второму информационному входу j-ro блока двунаправленной передачи 35 данных 1-й группы, третий информационный выход j-ro решающего блока 1-й группы подключен к второму адресному входу j-го блока двунаправленной передачи данных 1-й группы и к первым 40 адресным входам блоков однонаправленной передачи данных группы 1-й строки j-го столбца матрицы, четвертый информационный выход j-ro решаю" щего блока 1-й группы подключен к 4> второму входу записи j-го блока двунаправленной передачи данньж 1-й группы, пятый информационный выход, шестой информационный выход и седьмой информационный выход первого ре- 50 шающего блока первой группы подключены соответственно к информационному входу, второму адресному входу и входу записи первых блоков однонаправленной передачи данных групп второй строки первого и второго столбца матрицы и группы третьей строки,первого столбца матрицы, третий информационный выход первых блоков однонаправленной передачи данных групп второй строки первого и второго столбца матрицы и группы третьей строки первого столбца матрицы подключены к второму входу запроса первого решающего блока первой группы, пятый, шестой и седьмой информационные выходы первого решающего блока р-й группы (р=

=2,. ° .,n-2) подключены соответственно к второму информационному входу, второму адресному входу и входу записи первого блока однонаправленной передачи данных группы первого столбца (р+2)-й строки матрицы, второго блока однонаправленной передачи данных группы первого столбца (р+1)-й строки матрицы, первого блока двунаправленной передачи данных группы второго столбца (р+1)-й строки матрицы, третьи информационные выходы первого блока однонаправленной передачи данных группы первого столбца (р+2)-й строки матрицы, второго блока однонаправленной передачи данных группы первого столбца (р+1)-й строки матрицы, первого блока однонаправленной передачи данных группы второго столбца (р+1)-й строки матрицы объединены и подключены к второму входу запроса первого решающего блока р-1 группы, пятый, шестой и седьмой информационные выходы второго решающего блока первой группы под-. ключены соответственно к информационному входу, второму адресному входу и входу записи второго блока однонаправленной передачи данных группы второй строки первого столбца матрицы, второго блока однонаправленной передачи данных группы второго стОлбца второй строки матри- цы, первого блока однонаправленной передачи данных группы второи строки третьего столбца матрицы и второго блока однонаправленной передачи данных группы третьей стрски второго столбца матрицы, третьи информационные выходы второго блока однонаправленной передачи данных группы второй строки первого столбца матрицы, второго блока однонаправленной передачи данных группы второго столбца второй строки матрицы, первого блока однонаправленной передачи данных группы второй строки третьего столбца матрицы и второго блока однонаправленной передачи данных группы третьей стро9 1 310839 1О ки второго столбца матрицы объединены и подключены к второму входу запроса второго решающего блока первой группы, пятый, шестой и седьмой информационные выходы q-ro ре- 5 шающего блока (<1=3,...,m-1) первой группы подключены соответственно к информационному входу, второму адресному входу и входу записи третье I0

ro блока однонаправленной передачи данных группы второй строки (q-1)-ro столбца матрицы, первого блока однонаправленной передачи данных группы третьей строки q-ro столбца матрицы, 15 второго блока однонаправленной передачи данных группы второй строки

q-ro столбца матрицы, первого блока однонаправленной передачи данных группы второй строки (q+1)-го столбца матрицы, третьи информационные

20 выходы третьего блока однонаправленной передачи данных группы второй строки (q-1)-ro .столбца матрицы, первого блока однонаправленной передачи данных группы третьей строки q-го столбца матрицы, второго блока однонаправленной передачи данных группы второй строки q-го столбца матрицы, первого блока однонаправленной пере30 дачи данных группы второй строки (q+1)-ro столбца матрицы объединены " и подключены к второму входу запроса

q-го решающего блока первой группы, пятый, шестой и седьмой информационные выходы m-го решающего блока первой группы подключены соответственно к информационному входу, второму адресному входу и входу записи третьего блока коммутации данных группы

40 второй строки (m-1)- го столбца матрицы, первого блока однонаправленной передачи данных группы третьей строки m-го столбца матрицы, второго блока однонаправленной передачи данных

45 группы второй строки m-го столбца матрицы, третьи информационные выходы третьего блока однонаправленной передачи данных группы второй строки (m-1)-ro столбца матрицы, первого блока однонаправленной передачи дан50 ных группы третьей строки ш — ro столбца матрицы, второго блока однонаправленной передачи данных группы второй строки m-го столбца матрицы объе55 динены и подключены к второму входу запроса ш-го решающего блока первой группы, пятый, шестой и седьмой информационные выходы второго решающего олока r-й группы (r=2,...,п-2) подключены соответственно к информационному входу, второму адресному входу и входу записи третьего блока однонаправленной передачи данных группы (t+1)-й строки первого столб" ца матрицы, второго блока однонаправленной передачи данных группы (г+2)-й строки второго столбца матрицы, третьего блока однонаправленной передачи данных группы (г+1)-й строки второго столбца матрицы второго блока однонаправленной передачи данных группы (r+1)-й строки третьего столбца матрицы, третьи информационные выходы третьего блока однонаправленной передачи данных группы (г+1)-й строки первого столбца матрицы, второго блока однонаправленной передачи данных группы (r+2)-й строки второго столбца матрицы, третьего блока однонаправленной передачи данных группы (г+1)-й строки второго столбца матрицы, второго блока .однонаправленной передачи данных группы (r+1)-й строки третьего столбца матрицы объединены и подключены к второму входу запроса второго решающего блока r-й группы, пятый, шестой и седьмой информационные выходы S-ro .(S==3,...,m-1) решающего блока -й группы (t=2 п-2) подключены соответственно к информационному входу„ второму. адресному входу и входу записи четвертого блока однонаправленной передачи данных группы (S-1)-го столбца (t+1)-й строки матрицы, первого блока однонаправленной передачи данных группы S-го столбца (t+2)-й строки матрицы, третьего блока однонаправленной передачи данных группы S-ro столбца (t+i)-й строки матрицы, второго блока однонаправленной передачи данных группы (S+1)-го столбца (t+1)-й строки матрицы, третьи информационные выходы четвертого блока однонаправленной передачи данных группы (S-1)-ro столбца (t+1)-й строки матрицы, первого блока однонаправленной передачи данных группы S-го столбца (t+2)-й строки матрицы, третьего блока однонаправленной передачи данных группы

S-ro столбца (t+1)-й строки матрицы, второго блока однонаправленной передачи данных группы (S+1)-го столбца (t+1)-й строки матрицы объединены и подключены к второму входу запроса

1310839

1г

S-го решающего блока t-й группы, пятый, шестой и седьмой информационные выходы ш-ro решающего блока t-й группы подключены соответственно к информационному входу, второму адрес- 5 ному входу и входу записи четвертого блока однонаправленной передачи данных группы (m- 1>,-го столбца (t+1)-й строки матрицы,"первого блока однонаправленной .передачи данных группы ш-ro столбца (t +2)-й строки матрицы третьего блока однонаправленной передачи данных группы ш-го столбца (С+1)-й строки матрицы, третьи информац онные в ды четвертого блока 15 однонаправленной передачи данных группы (ш-1)-ro столбца (t+1)-й строки матрицы, первого блока однонаправленной передачи данных группы

m-ro столбца (t+1)-й строки матрицы, третьего блока однонаправленной передачи данных группы m--го столбца (г+1)-й строки матрицы объединены и подключены к второму входу запроса ш-ro решающего блока и-й группы, пя25 тый, шестой и седьмой информационные выходы, первого решающего блока (n-1)-й группы подключены соответственно к информационному входу, второму адресному входу и входу записи второго блока однонаправленной передачи данных группы первого столбца и-й строки матрицы, второго блока однонаправленной передачи данных группы второго столбца и-й строки матри- 35 цы, третьи информационные выходы второго блока однонаправленной передачи данных группы первого столбца и-й строки матрицы, второго блока однонаправленной передачи данных груп+ пы второго столбца и-й строки матрицы объединены и подключены к второму входу запроса первого решающего блока (и-1)-й группы, пятый, шестой и седьмой информационные выходы второго решающего блока (n-1)-й группы подключены соответственно к информационному входу, второму адресному входу и входу записи третьего блока однонаправленной передачи данных группы первого столбца п-й строки матрицы, третьего блока однонаправленной передачи данных группы второго столбца и-й строки матрицы, второго блока. однонаправленной передачи дан- 55 ных группы третьего столбца п-й строки матрицы, третьи информационные выходы третьего блока однонаправленной передачи данных группы первого столбца п-й строки матрицы, третьего блока однонаправленной передачи данных группы второго столбца п-й строки матрицы, второго блока однонаправленной передачи данных группы третьего столбца и-й строки матрицы объединены и подключены к второму входу запроса второго решающего блока (и-1)-й группы, пятый, шестой и седь4 мой информационные выходы 4 --горешающего блока (4 = 3,...,m-1) (и-1)-й группы подключены соответственно к информационному входу., второму адресному входу и входу записи четвертого блока однонаправленной передачи данных группы (4-1)-го столбца п-й строки матрицы, третьего блока однонаправленной передачи данных группы g --го столбца и-й строки матрицы, второго блока однонаправленной передачи данных группы (4+ 1)-ro столбца и-й строки матрицы, третьи информационные выходы четвертого блока од; нонаправленной передачи данных группы (4-1)-го столбца и-й строки матрицы, третьего блока однонаправлен.ной передачи данных группы 4 -ro столбца и-й строки матрицы, второго блока однонаправленной передачи данных группы (1 +1)-го столбца п-й строки матрицы объединены и подключены к второму входу запроса 4-горешающего блока (и-1)-й группы, пятый, шестой и седьмой информационные выходы ш-го решающего блока (n-1)-й группы подключены соответственно к информационному входу, второму адресному входу и входу записи четвертого блока однонаправленной передачи группы (ш-1)-го столбца и-й строки матрицы, третьего блока однонаправленной передачи данных группы -ro столбца и-й строки матрицы, третьи информационные выходы четвертого блока однонаправленной передачи дайных группы (m-1)-го столбца и-й строки матрицы, третьего-блока однонаправленной передачи данных группы -ro столбца и-й строки матрицы объедине ны и подключены к второму входу запроса m-го решающего блока (и-1)-й группы, пятый, шестой и седьмой информационные выходы первого решающего блока п-й группы подключены соответ-. ственно к информационному входу,второму адресному входу и входу записи первого блока однонаправленной пере13

131083 дачи данных группы первого столбца первой строки матрицы, первого блока однонаправленной передачи данных группы второго столбца первой строки матрицы, третьего блока однонаправ- 5 ленной передачи данных группы первого столбца второй строки матрицы, третьи информационные выходы первого блока однонаправленной передачи данных группы первого столбца первой 10 строки матрицы, первого блока однонаправленной передачи данных группы второго столбца первой строки матрицы, третьего блока однонаправленной передачи данных группы первого столб- 15 ца второй строки матрицы объединены и поДключены к второму входу запроса .первого решающего блока группы, пятый, шестой и седьмой информационные выходы второго решающего блока и-й 20 группы подключены соответственно к информационному входу, второму адресному входу и входу записи второго блока однонаправленной передачи данных группы первого столбца первой строки матрицы, второго блока однонаправленной передачи данных группы второго столбца первой строки матрицы, первого блока однонаправленной передачи данных группы третьего столб-30 ца первой строки матрицы четвертого . блока однонаправленной передачи данных группы второго столбца второй строки матрицы, третьи информационные выходы второго блока однонаправлен- 35 ной передачи данных группы первого столбца первой строки матрицы, второго блока однонаправленной передачи данных группы второго столбца первой строки матрицы, первого блока однона 4О правленной передачи данных группы третьего столбца первой строки матрицы, четвертого блока однонаправленной передачи данных группы второго столбца второй строки матрицы объединены 45 и подключены к второму входу запроса второго решающего блока п-й группы, пятый, шестой и седьмой информационные выходы р-го решающего блока и-й группы (p =3 m-1) подключены соответственно к информационному входу, второму адресному входу и входу записи третьего блока однонаправленной передачи данных группы (p-1)-го столбца первой строки матрицы, втдрого бло55 ка однонаправленной передачи данных группы р-го столбца первой строки матрицы, первого блока однонаправлен9 l4 ной передачи данных группы (р+1)-ro. столбца первой строки матрицы, четвертого блока однонаправленной передачи данных группы р-ro столбца второй строки матрицы, третьи информационные выходы третьего блока однонаправленной передачи данных группы (p-1)-ro столбца первой строки матрицы, второго блока однонаправленной передачи данных группы р-го столбца первой строки матрицы, первого блока однонаправленной передачи данных группы (p+1)-го столбца первой строки матрицы, четвертого блока однонаправленной передачи данных группы р-го столбца второй. строки матрицы объединены и подключены к второму входу запроса p-ro решающего блока п-й группы, пятый, шестой и седьмой информационные выходы m-ro решающего блока п-й группы подключены соответственно к информационному входу,второму адресному входу и входу записи третьего блока однонаправленной передачи данных группы (m-1)-го столбца первой строки матрицы, третьего блока однонаправленной передачи данных группы m-го столбца второй строки матрицы, второго блока однонаправленной передачи данных группы m-го столбца первой строки матрицы, третьи информационные выходы третьего блока однонаправленной передачи данных группы (m-1)-ro столбца первой строKpI матрицы, третьего блока однонаправленной передачи данных группы m-ro столбца второй строки матрицы, второго блока однонаправленной передачи данных группы m-ro столбца первой строки матрицы объединены и подключены к второму входу запроса m-го решающего блока и-й группы, при этом каждый блок однонаправленной передачи данных содержит регистр, группу ключей, два элемента И, два дешифратора, второй информационный вход блока однонаправленной передачи данных подключен к информационному входу регистра блока однонаправленной передачи данных, первый адресный вход блока однонаправленной передачи данных подключен к входу первого дешифратора блока однонаправленной передачи данных, второй адресный вход блока однонаправленной передачи данных подключен к входу второго дешифратора блока однонаправленной передачи данных, вход чтения блока однонаправЮ

1310839

16 ленной передачи данных подключен к первому входу первого элемента и блока однонаправленной передачи данных, вход записи блока однонаправленной передачи данных подключен к первому входу второго элемента И блока однонаправленной передачи данных, выход первого элемента . И блока однонаправленной передачи. данных подключен к управляющим входам ключей группы блока однонаправленной передачи данных и первому выходу блока однонаправленной передачи данных, выход второго элемента И блока однонаправленной передачи данных подключен к входу считывания регистра блока однонаправленной передачи данных и к второму информационному выходу блока однонаправленной передачи данных, выход первого дешифратора блока однонаправленной передачи данных подключен к второму входу первого элемента И блока

5 однонаправленной передачи данных, выход второго дешифратора блока однонаправленной передачи данных подключен к второму входу второго элемента И блока однонаправленной передачи данных, выход регистра блока однонаправленной передачи данных подключен к информационным входам ключей группы блока однонаправленной переДачи данных, выходы ключей группы блока однонаправленной передачи данных подключены к первому информационному выходу блока однонаправленной передачи данных.

1310839

1 310839

1310839

1310839

1310839

1310839

1310839

° ° °

° ° °

° ° °

° ° °

° °

° °

° ° °

° Э

° °

°, °

1310839

° ° °

° ° °

° °

° °

° °! 3! 0839

Х,„ ) 1, flan-I )(1 щ

Фиа11

Составитель В.Смирнов

Техред Л.Олейник Корректор М.Шароши

Редактор Н.Горват

Заказ 1893/46 Тираж б73 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий!

13035, Москва, Ж-35.„ Раушская наб ., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4