Устройство для решения дифференциальных уравнений
Изобретение относится к цифровой вычислительной технике, к устройствам обработки цифровых данных, и может быть использовано для решения дифференциальных уравнений в частньк производных . Цель изобретения - повышение точности решения уравнений. Поставленная цель достигается тем, что устройство содержит блок 1 ввода-вывода , блок 2 управления, буферные С/: с
СОЮЗ СОВЕТСНИХ
СОЯИАЛИСТИЧЕСНИ Х
РЕСПУБЛИК (19) (11) 22 (511 1 G 06 F 15/328
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К A8TOPCHOMV СВИДЕТЕЛЬСТВУ му
ГОСУДАРСТВЕННЫЙ KOMVITET СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4030903/24-24 (22) 11,12 ° 85 (46) 07.07.87. Вюл. М- 25 (7 1) Институт проблем моделирования в энергетике AH УССР (72) И.Ф.Кабанец, А.Е ° Степанов, И.И.Петров и A.È.ßöóíîâ (53) 681 ° 325 (088, 8) (56) Авторское свидетельство СССР
Ф 584314, кл. G 06 F 7/32, 1976.
Авторское свидетельство СССР
565299, кл. G 06 F 15/328, 1975. (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ (57) Изобретение относится к цифровой вычислительной технике, к устройствам обработки цифровых данньгх, и может быть использовано для решения дифференциальных уравнений в частных производных, Цель изобретения — повышение точности решения уравнений. Поставленная цель достигается тем, что устройство содержит блок 1 ввода-вывода, блок 2 управления, буферные
13223 регистры 3, -Зр первой группы, блоки
4,-4 преобразования данных, буферные регистры 5< -5 второй группы, решающие блоки 6, -6, блок 7 буферных регистров, блок 8 преобразования результата, буферный регистр 9. Иовы08 шение точности решения дифференциальных уравнений без понижения производительности устройства обеспечивается путем распараллеливания вычислительного процесса и использования модулярной арифметики. 10 ил.
Изобретение относится к цифровой выч11слительной технике, а име»1!о к
) строll< твам дл51 обработк1! !Iифро11ых данных, и мож т б!>1ть использо!<ано для рец<е<11!я диффере»циальных уравнений в частных производных.
Бель изобретения — iio»rrr !err ir< точности решения уравнений, На фиг. 1 предстазлена структурная схема устройства, »а фиг ° 2 — схе-10 ма б !ока упранле»ия; на фиг. 3 — схе1<а буферного регистра; »а <1>!1г. 4 схема блока преобразования Ilëriíüã, на фнг, 5 — схема решающего 6ло1;а; на ф<» . 6 — схема блока буферных регист- 15 ро», на фиг. 7 — схсма блока преобразС)IJ;IIII!51 pC3VJII>T
Устройст»о для реше:1ия дифференциаль»ых уров»еllli;I содержит блок 1
11 эзопа-11ы вода, блок 2 упр ав51ен1и, бу<1<с pirl:Ie peI IIс гры 3, -З„первой группы, 65loraI 4< -4 преобразован!и данных, буферные регистры 5, -5 р второй группы, решающие блоки 6, -6 „, блок 7
6y<1lepIIl..Ix pe1 IIc rpoIi, блок 8 преобразования результата, буферный регистр
9, второй и третий выходы 10 и 11 блока управле»ия„ входы 12„ †1, задания рсж»1!а блока 2 упраг>ле!1ия, 1Iер»ый и второй управляющие входы 35
i 3 1I 14, первый управляющий и первый и.1<1!ормац1<онный»ходы 15 и 16 блока преобразо»а»ия данных, вь ход 17 сопрот<п!л< ни» информации, вход 18 записи, информационный вход 19 буферного регllстра второй группы, и»формационг r»é вход 20, управ5!511
11»фoр:<ецио»ный выход 23, второй упра».;-, <>1:!!й»ыхоц 2-1, второй »»форма- 45
2 ционный выход 25 решающего блока, информационный выход 26, вход 27 считывания, вход 28 выбора блока буферных регистров, с второго по (р+2)-1 управляющие входы 29<-291,, первый информационный выход 30, второй информационный выход 31, первы!1 управляющий вход 32 блока преобразования результата, вход 33 выбора, вход 34 считывания, информационный выход 35 буферного регистра.
Блок 2 управления содержит дешифраторы 36, -36 адреса, узел 37 памяти, первую и вторую группы ключей
38, регистр 39 адреса, регистр 40 команд, счетчик 41 команд, дешифратор
42 команд, регистр 43, узел 44 управления. Узел 44 управления может быть выполнен по известной схеме. Буферный регистр 3 первой группы содержит регистр 45, первую и вторую группы ключей 46, элемент И 47, дешифратор адреса 48.
Блок 4 преобразования данных содержит узел 49 управления, регистр
50 порядка, дешифратор 51 команд, счетчик 52 команд, сумматор 53, регистр 54 команд, регистр 55 адреса, регистр 56 константы, группу ключей
57, дешифратор 58 адреса, узел 59 памяти, Узел 49 управления может быть выполнен по известной схеме.
Решающий блок 6 содержит регистр
60 результата, узел 61 управления, второй регистр 62, первый регистр 63, дешифратор 64 команд, счетчик 65 команд, сумматор 66, регистр 67 команд, регистр 68 адреса, третий регистр 69, первую и вторую группы ключей 70, дешифратор 71 адреса, узел 72 памяти.
Узел 61 управления может быть выполнен по известной схеме.
Блок 7 буферных регистров содержит группы ключей 73<-73Р, регистры 74,—
308
0»!» ° »h»,)
1 Т
0,1,...,h,; и, ay аv
+ f(x»t), дг. Э х
35 и краевым условиям
U(0, t) = ср,(t) t) = qã(t) 2б 1 )" б )» — +=„)у + —,,у;„ б j») у<)
= F.
1,2,...,n-1);
)<1 )»< (E» ° у;
)<< у„
< (х )
)» <
< )
1 ) у;
2у
f(х<»
ih
) <
) где F, 55
<р) 1 х; с
3 1322
74, элементы И 75<-75 » дешифраторы
76,-76р адреса., Блок 8 преобразования результата содержит узел 77 управления, регистр
78 коэффициента, регистр 79 старшего модуля, дешифратор 80 команд, счетчик
81 команд, сумматор 82, регистр 83 команд, регистр 84 адреса, регистр
85 младшего модуля, две группы ключей
86, дешифратор 87 адреса, узел 88 памяти. Узел 77 управления может быть выполнен по известной схеме.
Устройство работает следующим образом.
В исходном состоянии устройство подготовлено к работе, т.е. в узлах
37 памяти блока 2 управления 59, -59 блоков 4 преобразования данных, 72,—
72 решающих блоков 6, 88,-88Р блоков
8 преобразования результата записаны управляющие и обрабатывающие программы.
Рассмотрим работу устройства на примере одномерного уравнения теплопроводности заданного в области D = 0 х 1, 0 t T) и удовлетворяющего начальному условию
U(x» О) =(E<(x)» 0 а х 1
Введя в области D разностную сетку и заменив производные разностными отношениями, получим систему линейных алгебраических уравнений 45
Полученную систему уравнений необходимо решать на каждом временном
< слое (j = 1,2, °,n ). Такая система может решаться, например, методом
Краута.
Алгоритм решения задачи включает следующие этапы: загрузка исходных данных, представленных в формат с плавающей запятой, из блока 2 управления через буферные регистры 3, -3 в блбки 4,-4Р преобразованных данных; преобразование исходных данных в блоках 4 -4 в рационально-модулярное
< представление (рационально-модулярная арифметика представляется в виде дробей, а их числители и знаменатели — в модулярном представлении, которое сочетает в себе достоинства обеих арифметик . отсутствие ошибок округления, наличие операций с целыми числами и, как следствие, высокое быстродействие), пересылка преобразованных исходных данных из блоков
4 -4 преобразования через буферные
< регистры 5 -5 в решающие блоки
6, -6; вычисление системы линейных алгебраических уравнений в решающих блоках 6, -6,на примере метода Краута, пересылка полученных результатов из решающих блоков 6, -6 через блок
7 буферных регистров в блок 8 преобразования результата, в котором осуществляется преобразование чисел из рационально-модулярного представления в формат с плавающей точкой; пересылка результата решения в исходном представлении из блока 8 преобразования результата через блок 9 в блок управления 2 с последующим выводом в блок 1.
Для реализации описанного алгоритма блок 2 управления вырабатывает по выходу 10 данные, адрес первого буферного регистра 3< и управляющий сигнал < Запись", которые поступают на вход дешифратора 36<» с выхода которого управляющий сигнал поступает на вход синхронизации регистра
45 буферного регистра 3, . По этому управляющему сигналу передаваемая информация с выхода 10 записывается в регистр 45 и одновременно сигнал
"Запрос< поступает в узел управления
45 блока 4, . По сигналу "Запрос" блок 4< преобразования данных пере1322308 ходит на подпрограмму чтения информации из регистра 45, Для этого блок
4, выставляет на выходе 16 адрес буферного регистра 3<, который поступает на вход дешифратора адреса 48, а на выходе 15 активный сигнал "Чтение . По совокупности активных сигналов на входе элемента И 47 ключи 46 подключают выходы регистра 45 к шипам 13 и информация через ключи 57 и регистр 50 блока 4 записывается в узел 59 памяти.
По командам блока 2 управления исходные данные последовательно загружаются в блок 41 преобразования данньгх и последней командой передаваемого масс11ва запускаются на III f;foлпение программы преобразованию в рационально — модулярную арифметику. Для этого В блок 4< передается код, со- 20
Отиетствующий передаче управления, и адрес перехода согласно ллгор1ггму работfl блока преобраэов;п1IIII;!1ff fff fx приведе11ному на фиг. 8.
Затем блок 2 управлен11л IIE 1(ключается через буферный регистр 3 к Второму блоку 4 преобра Ования данных, загружает исходной инфорл1аци1 и и передает управление Олоку 4, ffpeобразования данных, который начинает
Выполнять собственную программу, а
В 1 I" o Время блок " управ III»IIsf перек11ючается к следующел1у блоку 4 преобр.гз О11ан1111 д;111н11х . Та 1;11л1 образом, Все р блоков 4 преобразОВанпя qaff III fx па- 35 р,ц1лел1 но со смеще 11ем ВО времени
В1.шолняют программы Ilo преобразованию исходных данных В рац11онально-модулярное представление, 40
После. ТОГО как в111!Ол11ено Вычисле—
»»I в любом из блоков 4, 11роисходит п редача информации через соответствующий буферный регистр 5. Для этого блок 4 считывает информацию из узла 45
59 памяти, которая через выхс д 19 по активному сигналу с выхода дешифратора 58 адреса записывается в регистр 60 буферного регистра 5, При записи в регистр 60 формируется сигнал на выходе 21, который сообщает решающему блоку 6 о том, что необ1 .одимо переходить на подпрограмму приема информации. Решающий блок 6 выдает с выхода 23 адрес буферного регист- 5 ра 5, который поступает на Вход дешпфратора 63; на выходе 22 — активный сигна.1 Чтение ° По совокупности ак— т1lвнь1х с иГВ алОВ на входе э. IIРл1е I 1 ò;I 62 еа —,> b е е
1+1,...,п); с, (j (1) с .
1, (-1 (а; —, Ь с„) /с
kf k "Я
+ 1, 1 + 2, ..., n).
Ь; (i =1 (2) Далее вычисляются компоненты вектора у по формуле
y = b — b y
I к к-1
2, ..., и). (i = 1, (3) Затем Вычисляются искомые компоненты вектора х по формуле
3 с с — 1 к
I+ 1
1), 1
= — (y с °
t 1 и, п — 1, х„) X (4) Работы решающего блока 6 для вычисления коэффициентов с по фора муле (1) осуществляется в соответстВ1нl с алгоритмом, приведенным на фпг. 9. Вычисления величин b, у и х ныпо Гняются в решающем блоке 6 аналогично в соответствии с формулами (2), (3) и (4).
Полученный результат из узла 72 памяти соответствующего решающего блока 6 пеиедается через блок 7 буферных регистров в узел 88 памяти блока 8 аналогично передачи данных через буферные регистры 3 и 5, Б блоке 8 преобразования результата осуществляется перевод из рационально-л1одуллрного в исходное представление в соответствии с алгоритмом, приведенным на фиг, 10.
Преобразованный результат записывается в регистр 45 блока 9 и через вход 12 „ сигнал "Запрос" переводит блок 2 управления на подпрограмму чтения результата. Блок управления ключи 61 подключают выходы регистра
60 к выходам 20 и информация записывается в узел 72 памяти решающего блока 6. При чтении информации иэ регистра 60 формируется сигнал "Запрос" на выходе 17, который сообщает блоку 4 преобразования данных о том, что можно передавать следующее слово.
После приема исходных данных, решающ1гй блок 6 приступает к вычислению функций.
Для этого сначала вычисляются коэффициенты матриц с и Ъ по формулам
308
7 1322 выставляет нл Вход 13 адрес, а на вход 34 — активный с игнял, По совокупности логических единиц на входе элемента И 47 ключи 46 подключают выходы регистра 45 к выходам 35 и результат решения через ключи 38, регистр 43 записывается в узел 37 памяти блока 2 управления. После получения результлтл в блок 2 управления информация выводится в блок 1. 1О
i-го буферного р«гистрл г<торогг группы подклю гегг к третг ему упряг(ляющему входу г го блока преобразовлния данных, вход считывания и вход выбора i-ro буферного реги« трл второй группы подклкчены соотвественно к второму и третьему информационным вы<одам i-ro блока прес брлзовяния данных, IIII($(орь<лгГиог<ньяг вь<ход и выход сопровождения информлции I -rn буферногс р«г истра ф о р м у л а и з о б р е т е н и я
Устройство для решения диффер«нциальных уравнений, содержащее блок ввода-вывода, блок управления, группу из р решающих б.<оков, где р — разрядность переменнои в формате с плавающей запятой, (гервую группу из р буферных регистров, первый вь(ход блока управления подключен к информационному входу блока вводл-выводы, выход которого подключен к первому информационному входу блока упрлвления, второй выход блока управлсния подключен к информационным входам буферных регистров первой группы, третий выход блока управления подключен к входам записи буферных регистров первой группы, выход сопровождения ггнформации i-го буферного регистра первой группы (i = 1, 2, ..., р) подключен к i-му входу задания режима блока управления, при этом блок управления содержит узел памяти, рег истр ад35 реса, регистр команд, счетчик команд. и дешифратор команд, выход счетчика команд подключен к информационному Входу регистра адреса, выход которого подключен к адресному входу узла памяти, выход 4О регистра команд подключен к входу дешифратора команд, о т л и ч а ю— щ е е с я тем, что, с целью повышения точности решения уравнений, в устройство введены р блоков преобра- 45 зования данных, вторая группа из р буферных регистров, блок беферных регистров, блок преобразования результата, буферный регистр, первый управляющий и первый информационный выходы i-ro блока преобразования данных подключены соответственно к входам считывания и выбора i-го буферного регистра первой группы, первый и второй управляющие входы i-го бло55 ка преобразрвания данньгх подключены соответственно к информационному входу и к входу записи i-го буферного регистра первой группы, вход записи
II Top(группы подключены со,атис тстненно к информлцис ннс му и управляющему входам i-rn решлющегс блока, перВый управляющий и п«рвьгй информлционн Ie Iitt:.оды i-го решающего блока подключ«ны соотвс тс r IIetttto к входу злписи и ь информационному гзходу 1-го буферного реги(трл второй гоуггпы, второй управляющий выхс д i-го решлющего блока подключеii к i-му входу записи блока буф«рных регистров, Второй информя<сиогшый вых гд г — го решлюшего блока подключен к 1-му информационному вхо;ty блока буфершгх регttczpnt<„вход з ли ис и и Hit +opt t;It t t t(I II II I tt t выход буферного регистра поггг<лючены соответственНо к (р+1) -му входу задания режима и к Второму инфс рмлционн<1му входу блока упрлвленггя, нхол . ыбс рл и Вход считывания буфсрного р(r»c rp;t подкчючены соответственно к чс твсртому и пятоВыходлм 6 Tov."I y ttp I B.7c It èë, перВый
IITopoI I
1322308 10
55 буферных регистров, i-й вход записи блока буферных регистров подключен к входу записи/счг1тынания i-го регистра блока буферных регистров, выход
j-го разряда (j = 1, ..., р) i-ro регистра блока буферных регистров подкл)очен к информационно:1у входу
j-ro i-й группы блока буферных регистров, выходы с первого по р-й ключей групп с первой по р-ю блока буфернь)х регистров объединены и подключены к информационно;1у ньгходу блока буферных регистров, вход выбора блока буферных регистров подкл)очен к входам р дешифраторов блока буферных регистров, вход с гитынан ы блок 1 буферн1 1х реГпстрОн llодкJII0 I(и к первым входам р элементов 11 блока був,:epil»lx регlic I p013, выхс д 1-ГО деш11(1„ратора блока буферных рег11строн
ГIОДI личен к Вт0130мУ ВхОЦУ 1. ГО эле мента 11 блока буферных регистров, ныхo;; i-го э:(смента 11 блока буферных рогiieòð013 подк3почен к упр(113л111оц1Г1 входам р кличей 1-й группы бл01,а буЬерньгх рег1(ст ров, пни этом блок управления дополнительно соцержит две
t группы ключей, регистр, узел упранле111111, группу из р el.i»(l p«zop013 адрес а, первый вь.ход первой гру111(ы узла Г II)3«13:Tell l ill OJIOI((l уll(3 «13Jle1111Я IIOJII(J!!о к н L: 101,«упр;1Г331(пия, второ(1 выход пергзой I-)>yI1lTI узла yllp«13ленпп блока управления подключен к счетному входу сч(3тч Iка комаllä блоl;r3 уl1(3«В31ения, т Peт11Й ньlхОД lie PI30ll. ГРУ11Г1ы g 3 Jl(l Уп ра:>J;eiilisl блока упран3пе11ия подкл)очен к входу си11хронизации рег 1стра а;греса T пока управления, 1етгентий 13ыход IlepI30EI Г)3уг!пы ч 3:I«у пр((н1)еll)н(блока у;1равпения подк г)очен I(уг1равляищE. ì г3хoдам ключей первой группы блока у11ранления, пятый выход lie)31301" группы узла управления блока управления подкл1очен к управляю:цим входам ключей второй группы блока управления, шестой выход первой группы уэлл управ..- 0>11ья блока управления подкJIITT IeII к входу синхронизации регистра 1(оманд блока управления, выходы деки(фратора команд блока управления подк3почени к входам первой группы узла упр«в 7eilEIEI блока упранления, информапионние входи ключей первой группы блока управления подключены к выходам регистра блока управления, выходы кл очей нторой группы 6 1ока уп5 35 равления подключены к информационным входам регистра команд и к информационным входам регистра блока управления, выход регистра адреса блока управления подключен к информационным входам каждого дешифратора адреса блока управления и к четвертому выходу блока управления, первый выход второй группы узла управления, блока управления, второй выход второй группы узла управления блока управления, выходы кл)очей первой группы блока унравления и выход регистра адреса блока управления объединены и подключены к первому выходу блока управления, выходы ключей первой группы блока управления объединены и подключены к информационному входу узла памяти блока упранления и к второму выходу блока управления, первый выход второй группы узла управления блока управления подключен к входу чтения узла памяти блока управления и к пятому выходу блока управления, второй выход второй группы узла управления блока управления подключен к входу записи узла памяти и к синхровходу каждогo дешифратора адреса блока управления, третий выход второй группы ныходон узла управления блока управJ1eIIEIEI подключен к счетному входу счетчика команд блока управления, выходы дешифраторов блока управления объединены и подключены к третьему выходу блока управления, входы с nepi3or0 по (p+1)-й задания режима блока управления подключены к входам второй группы узла управления блока управления, первый информационный вход блока упранления, второй информационн(пl вход блока управления и выход узла памяти блока управления объединены и подкл)очены к информационным входам ключей второй группы блока управления, при этом каждый блок преобр«эования данных содержит узел уп" равлепия, регистр порядка, дешифратор команд, счетчик команд, сумматор, регистр команд, регистр адреса, регистр константы, группы ключей дешифратор адреса, узел памяти, в каждом блоке преобразования данных перный1 ныход первой группы узла управления подключен к счетному входу счетчика команд блока преобразования данных, второй выход первой группы узла управления преобразования. данных подкл)очен к входу синхронизации ре1322308 l2 гистра адреса блока преобразования данных, третий выход первой группы узла упраления блока преобразования данных подключен к управляющим входам ключей первой группы блока преобразования данных, четвертый выход первой группы узла управления блока преобразования данных подключен к управляющим входам ключей второй группы блока преобразования данных, 1О пятый выход первой группы узла управления блока преобразования данных подключен к входу синхронизации регистра команд блока преобразования данных, шестой выход первой группы 15 узла управления блока преобразования данных подключен к входу синхронизации регистра порядка блока преобразования данных, седьмой выход первой группы узла управления блока преоб- 20 разования данных подключен к синхровходу сумматора блока преобразования данных, восьмой выход первой группы узла управления блока преобразования данных подключен к входу синхро- 2 низации регистра константы блока преобразования данных, входы первой группы узла управления блока преобразования данных подключен к выходам дешифратора команд блока преобразова- ЗО ния данных, вход которого подключен к выходу регистра команд блока преобразования данных, выходы ключей первой группы блока преобразования данных, выходы. ключей первой группы бло- 35 ка преобразования данных объединены и подключены к информационным входам регистра константы и с установочным входом регистра порядка блока преобразования данных, информацион- 40 ный выход счетчика команд блока преобразования данных подключен к информационному входу регистра адреса блока преобразования данных, выходы первой группы регистра порядка блока 45 преобразования данных подключены к первым информационным входам сумматора блока преобразования данных, вторые информационные входы сумматора блока преобразования данных подключены к выходам регистра константы 1 блока преобразования данных, выходы сумматора блока преобразования данных подключены к входам втоРой гРуппы узла управления блока преобразования данных и информационным входам регистра порядка блока преобразования данных, выходы второй группы регистра порядка блока преобразования данных подключены к соответствующим информационным входам ключей первой группы блока преобразования данных, первый выход второй группы узла управления блока преобразования данных подключен к входу записи узла памяти блока преобразования данных и к синхровходу дешифратора адреса блока преобразования данных, второй выход второй группы узла управления блока преобразования данных подключен к входу чтения узла памяти блока преобразования данных и к первому управляющему выходу блока преобразования данных, третий выход второй группы узла управления блока преобразования данных подключен к входу синхронизации счетчика команд блока преобразования данных, первый управляющий вход блока преобразования данных объединен с выходом узла памяти блока преобразования данных и подключен к информационным входам ключей первой группы блока преобразования данных, выход регистра адреса блока преобразования данных подключен к входу узла блока преобразования данных, к входу дешифратора адреса блока преобразования данных и к первому информационному выходу блока преобразования данных, выход дешифратора адреса блока преобразования данных подключен к второму информационному выходу блока преобразования данных, выходы ключей второй группы блока блока преобразования данных объединены к информационному входу узла памяти блока и к третьему информационному выходу блока преобразования данных, второй и третий управляющие входы блока преобразования данных объединены и подключены к входу узла управления блока преобразования данных, при этом блок преобразования результата содержит узел управления, регистр коэффициента, регистр старшего модуля, дешифратор команд, счетчик команд, сумматор, регистр команд, регистр адреса, регистр младшего модуля, две группы ключей, дешифратор адреса, узел памяти, причем в каждом блоке преобразования результата первый выход первой группы узла управления блока преобразования результата подключен к входу синхронизации регистра коэффициента блока преобразования результата, второй выход первой группы узла управления блока преобразования ре14 13 1322308 эультата подключен к счетному входу счетчика команд блока преобразования результата, третий выход первой группы узла управления блока преобразования результата подключен к входу сгп1хрониэации регистра адреса блока преобразования результата, четвертый выход первой группы узла управления блока преобразования результата iioJIкпючсн к управляющим входам ключей 10 перной группы блока преобразования результата, пятый выход первой группы узла управления блока преобрлэовл)гия результата подключен к у входам ключей второй группы блока 15 преобразования результата, шестой ныхо,1, 1!с",)13о;"! г1)уп!1!.1 уз11л Упрел)пе!!ия 6п1)lсл 1!1)с Об!)аЗОвс11!ия p(-эh 11 тлтл иодК. )Ю 1С1! 1 1)ХО)1 j С П11ХРО1111Э Л1)1!. f)O1 IICT р;! 1;Омл))ц блока преобрл-3оплпия ре- 20 з: и т;!тл, седьмой выход пер!)ой I руины ), 3п Kòli ð 1 н пеllllя 6поел и!)О3)6 1)с! ) oв;111ия результата подключен к нхоцу cnnxpoIliëàöø регистра стлршс го модуля 6JIoкл !!роома !)лэонателя резу31ьтлтл, восьi!С)11 Ii "l sOJ! П ЕР1)О!! 1 !)УП!11 1 r O).:l Л -;1!Р ЛВпс)!и)! блока преобразования результата по, 3),JI .)чеи !(синхровхоцу сумматора 63)с кл !!реобрлзовлпи» рс-)у::п,тл Tï це-!.: 1!с:! 13.1хоц первой гру!1-.1i! уз l управ- 30 . ii !!!я 6:3О:;л преоб )лзс)1)л!1:1,)с.)ультл Чс);3 3; i;3))iOII li 13_#_n3(t С !1:1, ОО)111 3;l)i!ill р3 i H "! р;! и I,")äïoã0 моцуля бпо1;;1 преоб- ° р,г)О!)лн)ьч результат i. «хо;)ы !)ервой ру11п 1; э 1;i упрл13 !О1!!!я бп )I ë преобра- 35 «..!! li! 3)я рс зу.-lьтлта Ill)J/åJlio))lен):1 к 1)ыхо,,л. цсп!!1!)с!тора ).Омлнд блока преОбрлэонл 1!1! резуп1.гата, входы котороГО 1!ОЦКП:г)1ЕН!.l К В)ГХОЦЛМ РЕГИСтРЛ КОмалfi, блока преобразован )я резупьтл- 40 т;1, 3)шкоды ключей второй груп li! блока аре с) бр лэ он ли пя ре зу)!ы;1 Tл объсцин е.в,1 и подклю)1е1111 к инфор !ацио1!гпiII I3.1oJ!ëì регпстрл коэффициента бпока :!рс абра 3овлния реэультлтл, рег11стра 45 ко.!.!пц бл; кл преобрлзонлния результата, рег!1стрл мплдшего моцупя блока прес)брлэо13лниil результата 11 с. пс с)1)ь!3! 1!11)ор !лц!!Он)!1!3! входом регистра стар;331 го ..! )цу3!я 63!Окл преобрлзонлнпя ре3 с)1ьтлтл ) БыхОцы счс т)llгкл кО1!ле!ц блО кл преобразования результата подкпю l3i!ы к !)нформационным входам регистра ллресл блока преобразования резУп 1а 1 л, »i PI3ile Ilb oÀ» Рег !3"i Ра сТ Р 55 шего модуля блока преобразования резуiil T JTcl подк !1очсны к первым ипформлц1)л 3!!) 11 i вхо;1лм сум)члторл бпокл преобP;1З) .i3 3111!Я PC!I)JJЧЬТЛта) Б l ОР11(1111фо!)1!Л ционные входы, входы сумматора блока преобразования результата подключены к выходам регистра младшего модуля блока образования результата, информацпонные выходы сумматора блока преобразования результата подключены к вторым информационным входам регистра старшего модуля и к входам второй группы узла управления блока преобразовлния результата, выходы регистра коэффициента блока преобразования результата подключены к входам третьей группы узла управления блока преобразования результата, первый выход второй группы узла управления блока преобразования результата подкпючен к входу записи узла памяти блока преобразования результата и к синхровходу дешифратора адреса блока преобразования результата, второй выход нторой группы узла управления блока преобразования результата подключен к первому управляющему выходу блока преобразования резуЛьтата и к входам чтения узла памяти блока преобразования результата, третий выход второй группы узла управления блока преобразования результата подключен к информационному входу установки счетчика команд блока преобразования результата, информационный вход блока преобразования результата объединен с выходом узла памяти блока преобразования результата и подключен к информационным входам ключей первой группы блока преобразования реэультатл, выходы кл1очей второй группы блока преоб1 азования результата объедипены и подключены к информационному входу узла памяти блока преобразования результата и к первому информационному выходу блока преобразования результата, выход дешифратора адреса блока преобразования результата подключен к второму информационному выхоцу блока преобразования результата, выход регистра адреса блока преобразо13лппя результата подключен к адресному входу узла памяти блока преобраэования результата, к информационному входу деши1)ратора адреса блока преобразования результата и к третьему информационному выходу блока преобразования результата, управляющие входы с первого по (p+2) — и блоков преобразования результата объединены и подключены к входу узла управления блока преобразования данных, выходы регистра старшего модуля блока пре 15 l 322308 !6 образования данных подключены к ин- чей второй группы блока преобразова° формационным входам одноименных клю- ния данных. 1322308 I 322308 Фиг. 5 ) 322308 1 322308 322308 К- peaucmp порядка PK- peaucmp консп анвы УР- узел паями УУ-узел упра&енид И вЂ” манаисса исходного числа Рр-порядок исходного числа Ц-показатель степени 20АА 0анного модуля mJ 3 -знаиенавепь прео5разабанного числа Ч - числитель преобраэобаннвао числа L 3-остаток om Оелении Фиг. 8 I 322308 Я вЂ” уЗел памтпи P00 — pezucmp пероого операнда P80 — регистр бворого операнда PVP — регистр часгпичноео резульвава PP — регистр резульвата Ц, к — индексь -счетчики и -размер матрицы Фиг.У 1322308 аршего иодуло адшего надули а 6 полиодическон сгпа летии а 6 иодуларнон едслаблеиии оярицы обратных дулеи а отношению одилю ои аоюиции цифре| 6 кон иредсааблении ющев целое число оде Составитель В.Смирнов Техред Л.Олийнык Корректор Г.Решетник Редактор Е.Папп Заказ 2867/47 Тираж 672 Подписное BHHHIIH Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4
