Устройство для задержки цифровой информации с уплотнением

 

Изобретение относится к вычислительной технике и может быть использовано при построении линий задержки цифровой информации. Цель изобретения - упрощение устройства за счет уменьшения затрат оборудования на его реализацию для задержки информации с последовательно повторяющимися элементами. Устройство содержит элементы 1 и 2 задержки, буферный регистр 3, блок 4 сравнения, элемент ИЛИ 5, коммутаторы 6 и 11, счетчики 7, 10 и 12, блоки 8, 9, 13 и 14 памяти , счетный триггер 15, выходной регистр 16 и элемент И 17. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК (51)4 G 06 P 1 04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21.) 4196078/24-24 (22) 16.02.87 (46) 23.09.88. Бюл. У 35

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

llO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (72) В.Н.Лацин, Е.Л.Полин, А.В.Дрозд, В.С.Волощук и А.Г.Шипита (53) 681.327(088.8) (56) Электроника,й 13, 1982, с.67.

Электроника, N 7, 1983, с;62

l (54) УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ЦИФРОВОЙ

ИНФОРМАЦИИ С УПЛОТНЕНИЕМ (57) Изобретение относится к вычис" лительной технике и может быть.ис" пользовано при построении линий задержки цифровой информации. Цель изобретения — упрощение устройства за счет уменьшения затрат оборудования на его реализацию для задержки информации с последовательно повторяющимися элементами. Устройство содержит элементы 1 и 2 задержки, буферный регистр 3, блок 4 сравнения, элемент

ИЛИ 5, коммутаторы 6 и 11, счетчики

7, 10 и 12, блоки 8, 9, 13 и 14 памяти, счетный триггер 15, выходной регистр 16 и элемент И 17, 1 ил.

1425632

Изобретение относится к вычислительной технике и может быть исполь- зовано при построении линий задержки цифровой информации.

Цель изобретения — упрощение устройства.

На чертеже изображена структурная схема устройства для задержки цифровой информации с уплотнением. 10 . Устройство содержит первый элемент

: 1 задержки, второй элемент 2 задерж,ки, буферный регистр 3, блок 4 срав" кения, элемент ИЛИ 5, первый коммутатор 6, первый счетчик 7, первый блок1

8 памяти, второй блок 9 памяти, вто-. рой счетчик 10, второй коммутатор 11, третий счетчик 12, третий 13 и чет" вертый 14 блоки памяти, счетньй триг-! гер 15, выходной регистр 16, элемент 20 И .17, вход IS синхронизации, информа,ционные входы 19, вход 20 кода за держки, информационные выходы 21, вы ход 22 переполнения устройства.

Устройство работает следующим об- 25 разом.

В начальный момент времени проис-. ходит установка устройства в исходное

;состояние: обнуление буферного 3 ж выходного регистров 16, второго 10 и 30 третьего !2 счетчиков, установка в единичное состояние счетного триггера

15 и прием кода задержки К в счетчик

7 (цепи начальной установки условно не показаны, чтобы не затенять фиг,1:).

Далее на входы !9 устройства начинают поступать информационные слова

1 задерживаемой последовательности (элементы массива), сопровождаемые синхроимпульсами типа "меандр" на входе 18 синхронизации. Триггер 15 находится в единичном состоянии, тем самым устанавливая режим записи для одной половины блоков. памяти (первый

8 и третий 13 блоки) и режим чтения для второго 9 и четвертого 14 блоков памяти (вторая половина блоков памяти). Таким образом, во время первого цикла задержки (после начальной устанонки) осуществляется запись информа" ции в первую половину блоков памяти и чтение информации из второй полови" ны. В конце первого цикла задержки происходит инвертирование состояния счетного триггера 15 по сигналу заема на выходе счетчика 7. Во время второ- 55 го цикла задержки происходит запись информации во вторую половину блоков памяти (блоки 9 и 14) и чтение информации иэ первой половины (блоки 8 и

13).

Счетчик 7 представляет собой вычитающий счетчик с коэффициентом пересчета, равным К. Один цикл задержки состоит из К тактов записи зачтения) в каждой половине блоков памяти.

Окончание цикла задержки сопровождается сигналом заема на выходе заема счетчика 7, по которому вновь осуществляется прием кода задержки К в счетчик 7.

Рассмотрим работу устройства в режиме записи информации, например, в первую половину блоков памяти, При поступлении первого информационного слова в блок l3 по адресу К будет записан результат сравнения данного и предыдущего информационных слов (с выхода блока 4 сравнения). В случае совпадения в блок 13 запишется логическая единица, в случае несовпадения — логический ноль. Предыдущее слово хранится в буферном регистре 3, и для первого поступившего слова оно будет равно нулю, так как буферный регистр 3 при начальной установке был обнулен. В случае, если первое поступившее слово также равно нулю, то оно будет записано в блок 8 по нулевому адресу. Если первое поступившее слово отличается от нуля, то сигнал логиче" ского нуля с выхода блока 4 сравнения через элемент ИЛИ 5 и первый коммутатор 6 поступит на счетный вход счет» чика 10, увеличивая его состояние на единицу. При этом первое отличное от нуля слово будет записано в первую ячейку блока 8. В конце такта записи но адресу А происходит прием слова, записанного в данном такте в блок 8, в буферный регистр 3, и оно становится предыдущим для слова, которое пос" тупит для записи в следующем такте.

Счетчик 7 уменьшает свое состояние перед каждым очередным циклом под действием синхроимпульсов на входе

18. Счетчик 10 увеличивает свое сос- . тояние только перед записью слова, отличного от предыдущего. Таким образом, в блоке 8 за время одного цикла записи будет записана последовательность отличающихся друг от друга информационных слов. А в блоке 13 будет записана последовательность единиц и нулей, причем единица будет соответствовать совпадению записываемого (считываемого) в данном такте инфор1425632 мационного слова со словом, записанным (считанным) в предыдущем такте.

По окончании одного цикла записи через К. тактов синхроимпульсов на

5 входе 18 произойдет переключение счетного триггера 17 в ноль сигналом заема с выхода счетчика 7. Одновременно произойдет запись кода задержки в счетчик 7, обнуление счетчика 10, и начнется новый цикл задержки. При этом первая половина блоков памяти (блоки

8 и 13) будет приведена в режим чтения, В первом такте режима чтения происходит чтение информации из бло- 15 ка 13 по адресу К. Считанная информация (ноль или единица) через первый коммутатор 6 поступит на счетный вход счетчика 10. Причем, если будет считываться единица, то счетчик 10 не 2р изменит свое состояние, а если будет считываться, ноль,то счетчик 10 увеличит свое состояние на единицу. После эт го начнется чтение иэ блока 8 информационного слова, хранящегося по ад- 2 ресу, установленному счетчиком 10.

Пока должны будут считываться совпадающие слова информационной последовательности (которым соответствует чтение логических единиц из блока

13), состояние счетчика 10 не будет изменяться, так как на его вхоге пос" тоянно удерживается сигнал логической единицы. В выходной регистр 16 при этом в каждом такте чтения счи- 3 тывается информация из одной и той же ячейки блока 8,адрес которой установлен счетчикам 10. При считывании слов, отличающихся от предыдущего, из блока 13 на вход счетчика 10 пос" тупает сигнал логического нуля, уве" личивающий его состояние на единицу и следующее, отличающееся слово будет считано по новому адресу из блока 8 в выходной регистр 16 °

4 счетного триггера подключен к входу управления режимом второго блока памяти, входы выборки первого и второго блоков памяти объединены и соеди5 иены с входом приема выходного реги" стра, вычитающий вход и информационные входы первого счетчика являются соответственно входом синхронизации и входом кода задержки устройства, 0 о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введены первый и второй элементы за держки, буферный регистр, блок сравнения, первый и второй коммутаторы, 5 втсрой и третий счетчики, третий и че;вертый блоки памяти, причем вход первого элемента задержки, первый вход элемента ИЛИ и вход приема буферного регистра подключены к входу

О синхронизации устройства, выход первого элемента задержки подключен к входу второго элемента задержки и. входам выборки третьего и четвертого блоков памяти, выход второго элемен5 та задержки соединен с входом приема выходного регистра, информационные входы буферного регистра соединены с информационными входами устройства, выход буферного регистра соединен с первым входом блока сравнения, второй вход которого соединен с информационными входами устройства, выход блока сравнения соединен с информационными входами третьего и четвертого блоков памяти и вторым входом

Аналогично работает и вторая половина блоков памяти (блоки 9 и 14) ° т.сли количество соседних, отличающихся друг от друга задерживаемых информационных слов в пределах одного цикла задержки превышает емкость, блоков 8 или 9, то на выходе перепол" нения счетчиков 10 и 12 появится сиг55 нал логического нуля, который через элемент И 17 поступает на выход 22 устройства, свидетельствуя о превышении емкости накопителя.

Формула изобретения

Устройство для задержки цифровой информации с уплотнением, содержащее первый счетчик, первый и второй блоки памяти, элемент ИЛИ, элемент И, счетный триггер и выходной регистр, причем информационные входы первого и второго блоков памяти поразрядно объединены и являются информацион1-:ыми входами устройства, информацио ные выходы первого и второго блоков памяти поразрядно объединены и подключены к информационным входам выходного регистра, выходы которого являются информационными выходами устройства, прямой выход счетного триггера подключен к входу управления режимом первого блока памяти, инверсный выход элемента ИЛИ, выход которого соединен с первыми информационными входамипервого и второго коммутаторов, вторые информационные входы которых подклю-.

1425632

5 чены к информационным выходам треть"

его и четвертого блоков памяти соответственно, выходы первого и,второго

Коммутаторов подключены к суммирующим входам второго и третьего счетчиков соответственно, ин4юрмационные выходы второго и третьего счетчиков под ипочены соответственно к адресным входам первого и второго блоков па" яти, входы установки в "0". второго третьего счетчиков, вход счетного риггера, вход приема первого счет" ика подключены к выходу заема перого счетчика, информационные выходы которого соединены с адресными входами третьего и четвертого блоков па" мяти, управляющий вход первого коммутатора и вход управления режимом третьего блока памяти подключены к прямому выходу счетного триггера, управляющий вход второго коммутатора и вход управления режимом четвертого щ блока памяти подключены к инверсному выходу счетного триггера, выходы переполнения второго и третьего счетчиков подключены к входам элемента И, выход которого является .выходом пере15 полнения устройства.

Составитель В.Рудаков

Редактор С.Патрушева Техред M.Äèäûê Корректор p,Kðàíöoâà

Заказ 4769/45 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 6-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, r, Óæãîðoä, ул. Проектная, 4