Преобразователь двоичного кода в код системы остаточных классов

 

Изобретение относится к вычислительной технике и предназначено для у //осогласования с вычислительными машинами , функционирующими Б системе остаточных классов, и в технике связи при использовании передачи информации кодами системы остаточных классов . Цель изобретения - сокращение количества оборудования. Эта цель достигается тем, что преобразователь двоичного кода в код системы остаточных классов, содержащий входной регистр 1, дополнительный регистр 2, коммутатор 3, сумматор 4 и схему 5 сравнения, имеет новую организацию связей. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ, РЕСПУБЛИК (19) (11) А1 (51) < Н 03 М 7/18

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Г ф(с(4, )

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ;у

Н Д ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 4206360/24-24 (22) 05.03.87 (46) 23,10.88. Бюл. У 39 (72) Т.Н,Соловейчик (53) 681 ° 3 (088.8) (56) Авторское свидетельство СССР

Р 1156058, кл. Н 03 М 7/18, 1984.

Авторское свидетельство СССР

М 1396281, кл. Н 03 М 7/18, 1986, (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА

В КОД СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ (57) Изобретение относится к вычислительной технике и предназначено для

11 согласования с вычислительными машинами, функционирующими в системе остаточных классов, и в технике связи при использовании передачи информации кодами системы остаточных классов. Цель изобретения — сокращение количества оборудования. Эта цель достигается тем, что преобразователь двоичного кода в код системы остаточных классов, содержащий входной регистр 1, дополнительный регистр 2, коммутатор 3, сумматор 4 и схему 5 сравнения, имеет новую организацию связей. 1 ил.

1432784

Изобретение относится к вычислительной технике и может быть использовано для согласования с вычислительными устройствами, функционирующими в системе остаточных классов, а также в технике связи при использовании передачи информации кодами системы остаточных классов.

Целью изобретения является,сокращение количества оборудования, На чертеже представлена схема преобразователя двоичного кода в код системы остаточных классов.

Преобразователь содержит входной регистр 1, дополнительный регистр 2, коммутатор 3, сумматор 4, схему 5 сравнения, тактовый вход 6, информационный вход 7, выход 8, вход 9 начальной, установки, вход 10 значения модуля., и вход 11 дополнительного кода модуля.

Работа преобразователя основана на следующих соотношениях: м -2 25

8К- 1+i Ак 2 + A ê-i

Щ-Ъ х 2 + ... + Ак„,+

S;, = {S; ° 2+А;-< ); — (S< 2 + A ) шо р = X mod.р З0 где р — значение модуля;

Х вЂ” значение числа в двоичной системе счисления;

А„ и А; (i = 1 + К) — коэффици" енты в двоичной системе счис0 ления, А„= 1, А;

m = flop р) + 1 — количество двоичных разрядов, необходимых 4о для .представления р;

S (е = 0 — К-m+2) — промежуточные е результаты.

При переводе в каждом такте при

S, — 1 р осуществляется вычитание 45 (S; — 1 — р), причем, так как Б,(р> то вычитание требуется не более одного раза. умножение на два в двоичной системе счисления эквивалентно сдвигу на один разряд влево, а последующее сложение с одноразрядным двоичным числом эквивалентно подстановке этого числа в младший разряд результата.

Преобразователь работает следующим образом.

Поступающий на вход 9 начальной установки преобразователя единичньп импульс осуществляет запись младших (К-m+2) разрядов двоичного числа Х во входной регистр 1, а старших (m-1) разрядов числа Х вЂ” в дополнительный регистр 2, причем в m-й (старший) разряд регистра 2 записывается логический "0", Поступление старших (m-l) разрядов двоичного числа Х на вход дополнительного регистра 2 обеспечивается коммутатором 3 только в режиме начальной установки.

В процессе дальнейшей работы преобразователя коммутатор 3 подключает к входу дополнительного регистра

2 выход сумматора 4, Далее на вход 6 преобразователя подается пачка из (К-ш+1) импульсов.

В каждом такте m разрядов с выхода регистра 2 и старший разряд с выхода регистра 1 поступают на второй вход схемы 5 сравнения и на вход второго слагаемого сумматора 4. На схеме 5 сравнения производится сравнение со значением р, поступающим на ее первый вход с входа 10 преобразователя, и, если входное число больше или равно р, то вырабатывается сигнал на выходе схемы 5 сравнения, по которому в сумматоре 4 входное число складывается с дополнительным кодом р, поступающим с входа 11 преобразователя. Если входное число меньше р, то оно проходит на выход сумматора . 4 без изменения,. Младшие m разрядов суммы с выхода сумматора 4 поступают через коммутатора 3 в регистр ? и на выход 8 преобразователя. При этом осуществляется в каждом такте сдвиг на один разряд младших разрядов числа Х во входном регистре 1.

По окончании пачки входных тактовых импульсов на входе 6 преобразователя, на выходе коммутатора 3 и, следовательно, на выходе 8 преобразователя присутствует двоичное представление чиспа Х по модулю р, I

Формула изобретения

Преобразователь двоичного кода в код системы остаточных классов, содержащий входной регистр, дополнительный регистр, коммутатор, сумматор и схему сравнения, причем вход начальной установки преобразователя соединен с управляющим входом коммутатора, выход которого является выхо1432784

Составитель А.Клюев

Техред И.Верес Корректор В.Бутяга

Редактор О.Юрконецкая

Заказ 5464/55

Тираж 929 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Хосква, Ж-35, Раушская наб,, д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

1 дом преобразователя, входы старших разрядов информационного входа которого соединены с первым информационным входом коммутатора, тактовый вход преобразователя соединен с входом разрешения записи дополнительного регистра, входы значения модуля и дополнительного кода модуля преобразователя соединены соответственно с первым входом схемы сравнения и входом первого слагаемого сумматора; вход рйзрешения которого соединен с выходом схемы сравнения, о т л и— ч а ю шийся тем, что, с целью сокращения количества оборудования, вход начальной установки преобразователя соединен с установочными входами входного регистра н дополнительного регистра, выходы разрядов которого и выход старшего разряда входного регистра соединены соответствен5 но с входами разрядов второго нхода схемы сравнения и входами разрядов второго слагаемого сумматора, выход которого соединен с вторым информационным входом коммутатора, выход которого соединен с информационным входом дополнительного регистра,тактовый вход преобразователя соединен с входом разрешения сдвига входного регистра, информационный вход которого соединен с входами младших разрядов информационного входа npeol5pasoaaveha.