Одноразрядный сумматор на кмоп-транзисторах

 

Изобретение относится к вычислительной технике и может бьггь использовано в процессорах ЭВМ Цель изобретения - упрощение сумматора Одноразрядньй сумматор на КМОП-транзисторах содержит транзисторы 1-8 п-типа и 9-14 р-типа, истоки транзистора 1, 5, 7 и 2,8 соединены с входами первого и второго слагаемых и затворами транзисторов 2, 8, 13 и 1, 7, 9, стоки транзисторов 1, 2, 9 - с истоком транзистора 3 и затворами транзисторов 4, 5, 10, 11, затворами транзисторов 3, 12 и исток транзистора 4 - . с входом переноса, стоки транзисторов 3, 4, 10 -с выходом суммы и затворами транзисторов 6, 14, стоки транзисторов 5, 6, 11 - с выходом, переноса, а исток транзистора 6 - со стоками транзисторов 7, 8, истоки транзисторов 12, 13 и 14 соединены с шиной питания сумматора, а их стоки - с истоками транзисторов 10, 9, 11. 1 ил. (О (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) А1 (51) 4 G 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4251348/24-24 (22) 27. 05. 8 7 (46) 23 ° 11.88. Бюп. Н 43 (71) Ленинградский электротехнический институт им. В.И. Ульянова(Ленина) (72) В.И. Варшавский, А.I(). Кондратьев, В.А. Романовский и Б.С. Цирлин (53) 681 ° 325.5(088,8) (56) Букреев И.Н., Мансуров Б.М., Горячев В.H. Микроэлектронные схемы цифровых устройств. M.: Советское радио, 1975, с. 45, рис. 1.43.

Авторское свидетельство СССР

1(" 1100620, кл. G 06 F 7/50, 1983. (54) ОДНОРАЗРЯДНЫЙ СУММАТОР НА КМОПТРАНЗИСТОРАХ (57) Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ. Цель изобретения — упрощение сумматора. Однаразрядный сумматор на КМОП-транзисторах содержит транзисторы 1-8 и-типа и 9-14 р-типа, истоки транзистора 1, 5, 7 и 2,8 соединены с входами первого и второго слагаемых и затворами транзисторов 2, 8, 13 и 1, 7, 9, стоки транзисторов 1, 2, 9 — с истоком транзистора 3 и затворами транзисторов 4, 5, 10, 11, затворамн транзисторов 3, 12 и исток транзистора 4 с входом переноса, стоки транзисторов 3, 4, 10 — с выходом суммы и затворами транзисторов 6, 14, стоки транзисторов 5, 6, 11 — с выходом. переноса, а исток транзистора 6— со стоками транзисторов 7, 8, истоки транзисторов 12, 13 и !4 соединены с шиной )британия сумматора, а их стоки — с истоками транзисторов 10, 9, 11. 1 ил.

1439578

Изобретение относится к вычислитепьной технике и может быть использовано в процессорах ЭВМ, Цель изобретения — упрощение сумматора.

На чертеже представпена схема одноразрядного сумматора ка КМОП-.транзисторах,, Сумматор содержит МОЛ-транзисторы 1-8 п-типа и 9-14 р-типа, выходы

S и С, "суммы и переноса соответст-! векно и входы Х;, Y, и С;,-первого и второго слагаемых и переноса соответственно. 15

Суммагор работает следующим обра"-, îì.

Если на входе одного из слагаемых имеется единичное значение, а на входе другого нулевое з паче|в.P (Х., = 1,,20

Y - 0 или Х; = Ой Y = 1), то один иэ транзистсров 1 иги 2 буцет открьгг и ка их стоках будет низкий потекпиал, поскольку один из транзисторов 9 или 13 будет при этом закрыт„

Гслк единичное значение имеется на входах обоих слагаемьж (Х =- Y„ =. 1)„ то ка стоках транзисторов 1 и 2 будет

1 высокий потенциал, хотя оба транзистора 9 и 13 будут при этом закрыты.

Если же на входах обоих слагаемых имеется нулевое значение (Х, =- 7.; == О), то оба транзистора 1 и 2 будут закрыты и на их стоках будет высокий потен.циал, поскольку транзисторы 9 и 13 35 при этом открыты. Таким образом, потенциал ка стоках транзисторов 1, 2 и 9 соответствует логической Аункцки

"Зквивалектность" Х, = 1".; .

Лналогичко транзисторы 3, 4 и 10, 12 реализуют логическую функцию "Зквивалентность" дпя значений, поступающих ка затворы этих транзисторов„ т.е. на выхоце Я; реализуется логическая Функция 45

Б; =Х; Q+ °;ЯС;,.

При нулевом значении на входах обоих слагаемых (Х; = Y; = 0) на затворах транзисторов 5 и t2 имеется высо50 кий потенциап и транзистор 5 открыт, а транзистор 12 закрыт, при этом на стоках транзисторов 5 и 6 будет низкий потенциап, т.е. на выходе С; нулевое значение (С, = О).

Если на входе одного из слагаемых

55 имеется единичное значение, а на входе другого слагаемого — нулевое значение (Х; = 1; Y = 0 или C, = 0;

Y 1), то на затворах транзисторов

5 и 12 будет низкий потенциал и транзистор 5 будет открыт, а транзистор

12 закрьгг. Если при этом на выходе суммы имеется нулевое значение, что возможно только при единичном значении на входе переноса (С;, = 1), то закрыт и транзистор 6, а транзистор

11 открыт, и на стоках транзисторов 5 и 6 будет высокий потенциал, т.е. на выходе С, — единичное значение (С, 1). Если на выходе суммы имеется единичное значение, то возможно при нулевом значении на входе переноса (С „ „ = О), то транзистор 6 открыт, а транзистор 11 закрыт, а поскольку при этом открыт один из транзисторов 7 или 8, на стоках транзисторов 5 и 6 будет низкий потенциал, т.е. на выходе С;, — нулевое значение {С, = О) .

При единичном значении на входах обоих слагаемьгх (Х, = Y; = 1) на стоках транзисторов 5 и 6 будет высокий потенциал, хотя транзистор 12 будет при этом закрыт. т.е. на выходе С; единичное значение (С; = 1).

На выходе переноса реализуется логическая функция С, = С,(Х: Q+ 7 )Y

Формула изобретения

Одноразрядный сумматор на KN011-транзисторах, содержащий восемь NOII-транзисторов и-типа и шесть транзисторов р-типа, причем истоки первого и второго транзисторов и-типа соединены с входами первого и второго слагаемых сумматора и затворами вторых и первых транзисторов и- и р-типов, а их стоки— с истоками третьего и затворами четвертого и пятого транзисторов и-типа и стоком первого и затворами третьего и четвертого транзисторов р-типа, затвор третьего транзистора и-типа соединен с истоком четвертого транзистора п-типа, затвором пятого транзистора р-типа и входом переноса сумматора, а стоки третьих транзисторов р- и

->-типо — со стоком четвертого транзистора и-типа и выходом суммы сумматора, сток пятого транзистора п-типа соединен с входом одного из слагаемых сумматора, а исток — с истоками четвертого транзистора р-типа и шестого транзистора и-типа и выходом переноса сумматора, о т л и ч а юшийся тем, что, с целью упрощез 1439578 4 ния сумматора, затворы шестых транзис- торов п-типа и входами первого и втоторов и-типа и р-типа сбединены с вы- рого слагаемых сумматора, истоки втоходом суммы сумматора, а исток шесто- рого, пятого и шестого транзисторов го транзистора и-типа - со стоками ° р-типа соединены с шиной питания сумседьмого и восьмого транзисторов матора, а нх стоки - с истоками перп-типа, истоки которых соединены с вого, третьего и четвертого транзисзатворами восьмого и седьмого транзис- торов р-типа.

Составитель М. Есенина

Техред M.Õoäâíè÷ Корректор И..Муска

Редактор А. Ворович

Заказ 6078/48 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

»» »

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4