Динамическое полупроводниковое запоминающее устройство
Изобретение относится к ьычислительной технике и можат быть использовано в качестве оперативней па мяти. Целью изобретения является повышение быстродействия устройства, i c тройств о содержит регистр J адреса, мультиплексор 3, триггер 4 регенерации , счетчик 5 адреса регенерации, блок 6 местного управления, дешифратор 7 тактовых сигналов, блок 8 памяти , блок 11 синхронизации, реверсийный счетчик 12, дешифратор 13 времени регенерации, генератор 14 сигналов регенерации. В устройстве обеспечивается aciiHxpoHHbrii режим регенерации , причем приоритет отдается режиму записи или чте}гия если момент времени регенерации по другим адресам ке является критическим, что позволяет повысить быстродействие устройства за.счет оптимального распределения времени функционирования устройства между режимами pereaepaiqiH -и обращения по записи илл чтению. 2 ил. &
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИН (5!) 4 С 11 С )1/40
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2) ) 4) 88089/24-24 (22) )0,02,87 . (46) 23,ll,88. Вюл. У 43 (71) Московский текстильный институт им. А.Н.Косыгина . (72) А.И.Савельев (53) 681. 327 (088.8) (56) Патент США )) 4558335, кл. G 11 С ))/40, 1985.
Полупроводниковые запомины щие .устройства и их применение./ Под ред.А.Ю.Гордонова.-М,: Радио и связь, 1981, с.130-139, рис.3. 24. (54) ДИНАМИЧЕСКОЕ ПОЛУПРОВОДНИКОВОЕ
ЗАПОМИНА)ОЩЕЕ УСТРОЙСТВО (57) Изобретение относится к ьычислительной технике и можа= быть использовано в качестве оперативной памяти. Целью изобретения является псI,:„ЯО„„ИЗ9680 И вьппение быстродействия устройства °
Устройство содержит;егистр 1 адреса, мультиплексор 3, триггер 4 регенерации, счетчик 5 адреса регенерации, блок 6 местного управления, дешифратор 7 -актовых сигналов, блок 8 памяти, блок 11 синхронизации, реверсивный счетчик 12, денифратор 13 времени регенерации, генератор )4 сигна, лов "егенерации. В устрой тве обеспечивается асинхронньпЪ режим регенера.:.,ии, причем приоритет отдается режиму записи или чтения, если момент времени регенерации по другим адресам не является критическим, что позволя-:. ет повысить быстродействие устройства эа счет оптимального распределения времени функционирования устройства между режимами регенерации и обращения по записи или чтению. 2 ил °
1439680
Изобретение относится к вычислительной технике и может быть исполь30 зовяно в качестве оперативной памяти.
Цель изобретения — повышение быстродействия устройства °
На фиг.l изображена функционяль" ная схема предлагаемого устройства; на фиг.2 — функциональная схема блока синхронизации. 10
Устройство содержит (фиг. )) регистр 1 адреса, адресные входы 2, мультиплексор 3, триггер 4 регенерации, счетчик 5 адреса регенерации, блок 6 местного управления, дешифра- 15 тор 7 тактовых сигналов, блок 8 памяти, информационные входы 9 и выхо" ды 10, блок l) синхронизации, реверспвный счетчик 12, дешифратор )3 времени регенерации, генератор 14 сигна" 20 .:ов регенерации, вход 15 начальной установки и вход ) 6 обращения .
Блок 11 синхронизации содержит (фиг,2) элемент HE 17, элементы И )8 и 19, элемент 20 задержки, элемент ИЛИ 21, триггер 22, элемент И 23 и элементы ИЛИ 24 и 25.
Блок 8 памяти может бмть построен из запоминак.щнх элементов памяти, например, типа К565 РУ 1.
Блок 6 местного управления может быть выполнен, например, аналогично серийно выпускаемому модулю управления N-2К ЦЗ.(Ц КЛЗ, Устройство работает следующим обр .эом.
Устройство работает в трех 1 ежимах: записи„чтения и регенерации, Любое обращение к строке накопиталл блока 8 вызывает регенерацию «о 40 всех запоминающих элемептах, подключенных п.эи выборе строки к усилите-лям считывания столбцов (не показаны) блока 8. Кроме того, в течение пернода регенерации необходимо провести 5 циклы регенерации с целью предотвращения искажения или потери информации. Предлагаемое устройство позволяет организовать асинхронный режим регенерации, отдавая приоритет режи- 50 му записи или считывания., если момент времени регенерации по другим ядре*сам не «вляет я критическим, в пределах требований падежного хранения информации. 55
Перед началом работы на вход )5 (фиг.l) гоступает сигнал начальной установки, в результате чего триг" гер 22 (фиг,2) устанавливается в "0", bJIoK 6 формирует сигналы в..боря микросхемы, режимов зяп.н и или чтения, стробпрования деш, фраторя 7 и установки в 0 триггера 4, В случае, когда нa счетчике 5 находится очередной адрес регенерации, на счетчике 12 находится число и (и — целое число) циклов регенерации, проведенных в течение времени с начала текущего периода регенерации, за вычетом числа m (m — целое число) обращений к блоку .8 в течение этого времени, т,е, число на выходе .счетчика 12 равно k=n-m, так как на суммирующий вход счетчика ) 2 поступают сигналы разрешения регенерации, а па вычитающий вход — сигнал разрешения обращения к блоку 8 соответственно с второго и первого выходов блока 11. Если приход. т некоторый адрес на обращение, то он устанавливается на регистре ), с выходов которого ца дешифратор 7 подаются управляющие потенциалы для считывания или записи информации, Одновременно поступает сигнал обращеш1я ця вход )6 блока )1, который устанавливает триггер 22 в единичное состоян. При этом, если содержимое c"tåò÷èêa 12 не является критическим, то на выходе дешифратсра ) 3 появляе". cs> гпзкий потенци:.и, ксторый поступает на элемент HE 17 и гa :цин и", входов элемента И 18, за "че . чего выходной сигнал с генератора 161, пройдя элемент 20 задержки, не проходит через элемент И 18 и ..глеменr 11 10, закрытый сигналом с выход» триггера 22, и далее через элемен . 1!чИ 25 — на второй выход блока 11„ т,е. режим регенерации оказывается запрещенным.
Поэтому второй сигнал с вы;:ода элемента ?О задержки поступает ня второй гход элемента И 23 и проходит через первый выход блока 1) к блоку 6 и на вход счетчика 1?. уменьшая на единицу число на его выходах, Этот же сигнал проходит на вход триггера 22 через элемент ИЛИ 24, сбрасывая триггер 22 в нулевое "остояние, Элемент 20 задержки предотвращает переходные процессы при смене режимов при асинхронном ." ояглении сигналов обращения. Следующий сигнал с генератора 14, если нет сигналя otipameния на входе 161 поступяе 1 i 3<11>8Г) 1111И 2 — и;! 1<з<1р<111 вь!х< д б !<.<ка 11, разрешая регенерац1.1о. В том случ1!е, если есть сигнал обращения на входе 1б и триггер 22 находится в ед11ничном состоянии, Но момент регенерации достиг критического значения, то на выхо„<е дешифратора 13 присутствует высокий потенциал, который зан-::ешает прохождение сигнала обращения через элемент И 23 и разрешаеr прохождение сигнала регенерации через элемент И 18. В случае отсутствия сигнала обращения и отсутствия критического значения времени регенерации управляющий сигнал ца разрешение регенерации проходит через элементы И 1о и ИЛИ 25. Таким образом, в устройстве o6åeпечен приоритет режима обращ<ения rro записи или чтению, если момен-. зремени регенерации не является критическим, что позволяет повысить быстрол действие устройства за сче-: оптимального распределения времени его функционирования между этими режимам-. ° Ф о р м у л а и з о б р е т е н и я Динамическое полу проводниковое за-поминающее устройство, содержащее блок памяти, регис:р адрес», мульти- плексор, триггер регенерации, счетчик адреса регенерации, гене:атор сигналов регенерации, .;ешифратор тактовых сигналов H блох местногс управления„ первый выход которогс по.",ключен к входу стробирования дешифратора тактовых сигналов, выходы KQTорого соединены с входами зыбора строки блока памяти, входы адресов с-. ðîê .которого подключены к выходам мультиплексора, информационные гходы первой группы которого соединены с разрядными выходами первой группы регистра адреса, разрядные выходы второй группы которого подключены к входам адресов столбцов блока памяти, вхоц записи-чтения ц вход выбора микросхемы которого соединены соответственно с вторым и третьим выходами блока НесТНо1 управления, четвертый выход К<: !< РО! О . ZKIIIÎ ! « в О тр111 гера ре1 ене рани!1, 1ц!нерсный )l прямой выходы Koто11<.1о соединенаь. со<ггветствеьц о с,!ервым вх<ц<ом pправ 11< )111
mal!pe ra <1бра!!ения блока местного у11равления и вторым в.«дом у!<ранs!ени1! мульти!1.!< кго! а, фо111<аиион1!ь!е входы второй гру<ц1ы которо<с 1:одк
3б бл к=.- местного упр".âëåílle н входом вычитания;еверсив<:.ого счетчига, вход с Гммиро!1 ан !я ко торого подключен к в то» рому выходу блока синхронизации, входу апуска регенерации блока местного управ:eff II», входу установки в ! 1
1 триггера регенерации, и счетному входу счетч!!ка адреса регeíåðàöèè зход сброса ко-.opol 0) вход начальной установ1<И блока си.-:хроиизации и 4п вход сброса регистра адреса обьединеllbl и являются входом начальной установки устройства. входом обращения которого является вход обращения блока синхронизации, третий выход кото45 рого подключен к входу сброса реверсивного счетчика, выход генератора сигналов регенерации соединен с тактовым входом блока синхронизации, вход сброса которого подключен к выходу 50 переполнения счетчика адреса регенерации. -1439680 Составитель Т.Зайцева Техред Г1. Ходанич Корректор B,ÃHpöÿê Редактор И.Дербак Тираж 590 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Подписное Заказ 6085/53 Производственно-полиграфическое предприятие, г. Ужгород, ул. !1г ектпая, /
