Комбинационный сумматор

 

Изобретение относится к вычислительной технике и может быть использовано для параллельного суммирования , многоразрядных двоичных чисел в нескольких различных системах счисления . Цель изобретения - расширение функциональных возможностей за счет способности суммировать числа в модифицированной единичной системе

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (so 4 С 06 F 7/49

6, ПА!Е;;!

E" (ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО;ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4218036/24-24 (22) 01.04.87 (46) 07.12.88. Бюл. У 45 (72) А.В.Ткаченко, В.В.Дудкин и В.В.Черный (53) 681.325.5(088.8) (56) Авторское свидетельство СССР

У 570896, кл. G Об F 7/49, 1975.

Авторское свидетельство СССР

Ф 1310808, кл. G 06 F 7/49, 1985.

„.80„„1442 А1 (54) КОМБИНАЦИОННЫЙ СУММАТОР (57) Изобретение относится к вычислительной технике и может быть использовано для параллельного суммирования.многоразрядных двоичных чисел в нескольких различных системах счисления. Цель изобретения †. расширение функциональных возможностей за счет способности суммировать числа в модифицированной единичной системе

1442988 где a;s (0> 11, 0 + О = 0

0 + 1 = 1

1 + О = 1

1 + 1 = 10000001. (4) счисления с сохранением работоспособности с числами, представленными в коде Фибоначчи, традиционной двоичной системе счисления и двоичной минимальной единичной системе счисления, а также упрощение сумматора.

Комбинационный сумматор содержит в каждом разряде одноразрядный сумматор 1 и логический узел 2, причем

Изобретение относится к вычисли" тельной технике и может быть использовано для параллельного суммиров ания многоразрядных двоичных чисел в нескольких различных системах счисления.

Цель изобретения — расширение функциональных возможностей за счет способности суммировать числа в моди- 1ð фицированной единичной системе счисления с сохранением работоспособности с числами, представленными в коде Фибоначчи, традиционной двоичной системе счисления и двоичной минимальной единичной системе счисления, а также упрощения сумматора.

На фиг. 1 представлена функциональная схема комбинационного сумматора; на фиг. 2 — функциональная 20 схема логического узла.

Комбинационный сумматор (фиг. 1) содержит в каждом i-м разряде, где

1,n, n — разрядность. операндов, одноразрядный сумматор 1, логический 25 узел 2, входы 3 и 4 данного. разряда первого и второго операндов, выходы суммы 5 и переноса 6 данного разряда сумматора, Логический узел (фиг. 2) содержит 30 пять элементов ИЛИ 7 — 1-1, входы

12 - 15 переноса соответственно из (i — 1), (i - 2), (i + 2) и (i + 5)-ro разрядов сумматора, выходы 1б — 18, элементы И 19 и 20.

3S

Любое натуральное число А в двоичной минимальной системе счисления, представляется в виде многочлена

А =, а cp(i) . (1) и

40 логический узел содержит два элемента И, пять двухвходовых элементов

ИЛИ. Комбинационный сумматор охвачен цепями переноса. В зависимости от системы счисления логический узел формирует сигналы на вход одноразрядного сумматора в соответствии с реализуемыми правилами сложения.

2 ил.„ 2 табл.

О, при i < О

1, при О 6i6 1 (2)

p(i-2)+p (i-3), при i o 1

Значение 4) (n + 1) является мощностью п-разрядного минимального кода.

Минимальная система счисления предполагает наличие не менее четырех нулей после логической единицы.

Это вытекает из выражения (2), что определяет обнаруживающие и корректирующие свойства информации, представляемой в этой системе счисления.

Предлагаемый способ сложения основан на соотношении (p(i) + (p(i) - "q(i + 2) +

+ g(i - 5). (3)»

Правило сложения, следовательно, имеет вид:

Анализ выражения (3) позволяет предположить, что операция будет протекать с появлением промежуточных сумм в ряде случаев.

Ф

Представление чис ел в дв оичной модифицированной единичной системе счисления производится также в виде многочлена, но для, этой цели используется

1442988

;1 = аЧб, ll = с, 111 = аб, 1 =аЧб, 11 = сЧд, 111 = абЧсд, (8) 40

l =аЧб, 11 = еЧж, 111 = аб.

Г9) сумматора 1, предварительно учтя

55 сигналы с выхода элемента И 19. ЭлеО, при (О (5) Р(1-2) + Р(i-3)+1, при i >О, Представление чисел в модифицированной форме производится в виде многочлена, который формируется следующим образом.

l. Наибольший вес, для которого выполняется неравенство ф (1. + у)й О c P (i + у + !), (6) есть Ф,(9) = 20, т. е, 25 = ф (9) + 5, следовательно d = 1.

2. г, = 61(4) +r. =4+1, сл.едова тельно, d < — — 1, 3. r< =9 (1) +r+= 1+ О, следовательно, d, = 1.

Так как г = О, то разложение за" кончено. Модифицированное двоичное изображение числа 25 в двоичной tсистеме счисления имеет вид.

Сущность изобретения заключается в реализации алгоритма (3). Логический узел имеет входй 3,4 и 12 — 15, обозначим их соответственно а,б,с,д, е,ж, и входы 16 — 18, обозначенные соответственно 1,11,111.

Для традиционной системы счисления на выходах будут следующие логи,ческие функции: для кодов Фибоначчи: для модифицированной единичной системы счисления, двоичной единичной системы счисления

Сумматор работает следующим образом, При функционировании в традиционной двоичной системе счисления логический узел 2 реагирует на сигнал на выходах слагаемых, входе переноса из младшего разряда. На входы однораэряднОго сумматора I поступают сигналы в соответствии с выражением (7).

Сигналы разрядов слагаемых поступают в логическом узле на входы элементов

И 19 и ИЛИ 10 с выхода последнего — на вход одноразрядного суммато" ра 1. Элемент И 19 в зависимости от значений разрядов слагаемых формирует счетчик на третий вход одноразрядного сумматора. Сигнал переноса из младшего разряда беспрепятственно проходит на вход одноразрядного устройства.

Выходы переносов каждой системы счисления строго подключены к соответствующим входам логического узла

2, что позволяет не использовать входы управления. Следовательно, сигнал переноса распространения с выхода одноразрядного сумматора i-го разряда в (i + 1), (i + 2), (i 2) и (i — 5)-й разряды на входе логического узла, оказывает влияние только в (i + 1)-м разряде, и алгоритм функционирования зависит от выражения, описывающего операцию сложения в традиционной двоичной системе счисления:

y(i) + С () = q(i + 1).

При функционировании устройства с числами в коде Фибоначчи в процессе преобразования участвуют элементы

И 19 и 20 и ИЛИ 10,9,8 и 11. Алга ритм функционирования узла объясняется выражением (8), вытекающим из следующего соотношения, описывающего операцию сложения единичных разрядов слагаемых:

V(i) + q(i) = V(i + 1) +

+ p(i — 2) .

Сигналы, приходящие на входы логического узла, входят на его выходы.

В данном случае на выходе сигнал аналогичен предыдущему случаю.

Формирование сигналов на остальных выходах следующее.. Сигналы переноса íà (i — 1) -го и (i + 2)-ro разрядов поступают соответственно на третий и четвертый входы логическогО узла. Элемент И 20 учитывает одновременный приход единичных сигналов переноса и подает его через элемент

ИПИ 8 на третий вход одноразрядного менты ИЛИ 9 и 8 формируют сигнал на второй вход одноразрядного сумматора. Элементы И 20, ИЛИ 9 и 8 учитывают особенность формирования сиг5 1442988 нала суммы и переноса в коде Фибоначчи, заключающуюся в том, что из сигналов переноса формируется самостоятельный сигнал, участвующий в получении суммы, и сигнал переноса. Это поясняется табл. 1.

Продолжение табл.2

Таблица 1

Значение сигналов переноса

S Р

О О

1 О

О.

О.

П р и м е ч а н и е: S — сигнал, участвующий в получении суммы1 Р " сигнал переноса..

Рассмотрим особенности работы ло" гического узла для работы в минимальной форме изображений в двоичной ЗО единичной, модифицированной единичной системах, обусловленные наличием соответствЕнно четырех, трех нулей между соседними единицами. Таким об-, разом, перенос в (i + 2)-й разряд заведомо производится в разряд, содержащий логический ноль. Перенос

s (i — 5)-й разряд может встретить наличие там логической единицы одного или двух операндов. Поэтому для рабо" дб ты логического узла используют элементы И 19, ИЛИ 10,8,)1 и 7, необходимые для реализации логических функций (9).

Таким образом, состояние (i+2)-ro разряда определяется значением сигнала переноса: если сигнал переноса О, то и значение (i + 2)-ro разряда О, если 1, то -1. Состояние (i — 5)-ro разряда определяется как функция от яп сигнала переноса и значения (i-5)-ro разряда (табл. 2).

Таблица 2

Формула изобретения

Комбинационный сумматор, содержащий в каждом разряде одноразрядный сумматор, два элемента И и пять элементов ИЛИ, причем вход первого операнда данного разряда сумматора соединен с первыми входами первых элементов И и ИЛИ, вторые входы которых соединены с входом второго операнда данного разряда сумматора, выход первого элемента ИЛИ данного разряда соединен с входом первого операнда одноразрядного сумматора данного разряда, выходы суммы и переноса которого соединены соответственно с выходами суммы и переноса данного разряда сумматора, первые входы вторых элементов И и ИЛИ данного разряда соединены с выходом переноса одноразрядного сумматора (k — 1)-ro разряда, где k = 1,n n — разрядность операндов, второй вход второго элемента И данного разряда соединен с вторым входом второго элемента ИЛИ данного разряда, выход которого соединен с первым входом третьего элемента ИЛИ данного разряда, выход которого соединен с входом второго операнда одноразрядного сумматора данного разряда, вход переноса которого соединен с выходом четвертого элемента ИЛИ данного разряда, первый вход которого соединен с выходом первого элемента И данного разряда, второй вход четвертого элемента ИЛИ данного разряда соединен с выходом второго элемента И данного разряда, первый вход пятого элемента ИЛИ данного разряда соединен-с выходом переноса одноразрядного сумматора (k + 5)-го разряда сумматора, о тл и ч а ю шийся тем,.что, с целью расширения функциональных воэможностей за счет способности суммировать числа в модифицированной единичной системе счисления с сохране"

14429

Фиг.2

Составитель М. Есенина

Техред Л.Сердюкова Корректор С. IIIezMap

Редактор В. Петраш

Заказ 6385/45 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 нием работоспособности с числами, представленными в коде Фибоначчи, традиционной двоичной системе счисления и двоичной избыточной единичной системе счисления, и упрощения сумматора, второй вход третьего

88 8 элемента ИЛИ данного разряда соединен с выходом пятого элемента ИЛИ данного разряда, второй вход которого соединен с выходом переноса одноразрядного сумматора (k + 2)-го разряда.