Устройство для выполнения операций над расплывчатыми операндами

 

Изобретение относится к цифровой вычислительной технике и предназначено для вьтолнения следующих операций над расплывчатыми переменными: инверсии, дизъюнкции, конъюнкции, импликации , эквивалентности. Цель изобретения заключается в расширении функциональных возможностей за счет выполнения арифметических операций. Устройство может применяться в системах управления в качестве спецвычислителя с целью принятия решений в условиях неопределенности. Устройство содержит пять регистров, два коммутатора , арифметико-логический блок, два дешифратора, два шинных формирователя , блок памяти, элемент И, группу элементов И. 1 ил. (О

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 06 F 7 00 15/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4137734/24-24 (22) 18. 06.86 (46) 15.01.89. Бюл. Р 2 (/2) А.Н.Мелихов, Л.С. Берштейн, В.Д. Бар онец, В.А. Новиков и Д.П. Калачев (53) 68 1.325(088.8) (56) Авторское свидетельство СССР

Ф 94 1994, кл. G 06 F 7/00, 1982 °

Авторское свидетельство СССР

У 1249510, кл. G 06 F 7/544, 1985. (54) УСТРОЙСТВО ДЛЯ ВЫПОЛНЕНИЯ ОПЕРАЦИЙ НАД РАСПЛЫВЧАТЫМИ ОПЕРАНДАМИ (57) Изобретение относится к цифровой вычислительной технике и предназ„„SU„, 453677 начено для выполнения следующих операций над расплывчатыми переменными: инверсии, диэъюнкции, конъюнкции, импликации, эквивалентности. Цель изобретения заключается в расширении функциональных возможностей за счет выполнения арифметических операций, Устройство может применяться в системах управления в качестве спецвычислителя с целью принятия решений в условиях неопределенности, Устройство содержит пять регистров, два коммутатора, арифметико-логический блок, два дешифратора, два шинных формирователя, блок памяти, элемент И, группу элементов И, 1 ил.

1451677

Изобретение относится к цифровой вычислительной технике и предназначено для использования в однородных вычислительных структурах, ориентиро ванных на параллельную реализацию расплывчатых алгоритмов управления, а также в информационно-советующих системах оперативного управления технологическими процессами. 10

Цель изобретения — расширение функциональных возможностей устройства путем выполнения арифметических операций.

На чертеже представлена функциональная схема устройства.

Устройство содержит первый, второй и третий регистры 1-3,второй коммутатор 4, арифметико-логический блок (АПБ) 5, первый коммутатор 6, груп- 2п пу 7 элементов И, четвертый регистр

8, блок 9 памяти, пятый регистр 10, элемент И 11 первый 12 и второй

13 дешифраторы, первый 14 и второй

15 шинные формирователи, вход 16 син-25 хронизации устройства, информационный вход 17 устройства и информационных выход 18 устройства.

Регистры 1-3 предназначены для приема в параллельном коде, хранения и выдачи (в прямом и инверсном кодах) значений расплывчатых высказываний на информационные входы коммутатора 4, Разрядность регистров

1-3 выбирается в зависимости от используемых операндов. Регистры имеют информационные входы и входы разрешения записи. Коммутатор 4 предназначен для коммутации соответствую. щих выходов регистров 1-3 с входами 40

АЛБ 5 и входами коммутатора 6. Коммутатор 4-имеет шесть информационных входов и два выхода, разрядность которых определяется разрядностью регистров 1-3.

АЛБ 5 служит для выполнения арифметических операций над элементами расплывчатых множеств и выработки признаков сравнения двух элементов расплывчатых множеств. АЛБ имеет два информационных входа А и В и один информационный выход, разрядность которых совпадает с разрядностью регистров 1-3. АЛБ 5 имеет также управ ляющий вход, при подаче на который определенного кода выполняется одна из следующих операций:

1. А+В+С„, 2. А-В-1+С„, 3, А V В, 4, A л В, 5. А EFВ, 6.В+С„, 7. Установка О, 8. Передача А.

При выполнении АЛБ арифметических операций на его выходе признака равенства операндов возникают сигналы условий„ которые подаются на второй вход дешифратора 13, управляющий работой коммутатора 6.

Коммутатор 6 предусмотрен для коммутации одного из выходов коммутатора 4 с информационным входом шинного формирователя 15.

Группа элементов И предназначена для выдачи результатов работы устройства на выход 18.

Блок 9 памяти совместно с регистрами 8 и 10 и элементом И 11 представляет собой микропрограммный узел управления, предназначенный для хранения микропрограмм, организующих работу устройства. Объем памяти блока

9 и разрядность регистра 8 зависят от числа микропрограмм, которые пользователь желает иметь. Разрядность регистра 10 определяется длиной одной микрокоманды.

Регистр 8 служит для хранения адреса текущей микрокоманды. Он выполнен.па двоичных счетчиках, что позволяет менять адрес микрокоманды.

Регистр 10 предназначен для хранения текущей выполняемой микрокоманды.

Элемент И 11 управляет работой регистров 8 и 10. Он стробирует про,хождение импульсов от внешнего генератора импульсов в тот момент, когда выполнение текущей микропрограммы за. вершилось и устройство готово выдать результат.

Дешифраторы 12 и 13 предусмотрены для выдачи управляющих кодов на АЛБ

5, коммутатор 6, а также для управления шинными формирователями 14 и 15.

Шинные формирователи служат для организации внутренней трехстабильной шины устройства и позволяют коммутировать или выход АЛБ 5, или выход коммутатора 6 на входы регистров 1-3 и входы элементов И группы.

Устройство предназначено для выполнения микропрограмм, реализующих основные операции над расплывчатыми высказываниями, и может быть включено в качестве спецвычислителя в лю20

10) эквивалентность 1 а б

=ппп(шах(1-а, b),max(a, 1-Ъ);

11) эквивалентность 2 а Ь = 26

=min (min (1, 1-a+b ), min (1, 1-Ъ+а

12)эквивалентность 3 à Ь

=min((1,если а- Ъ),(1,если Ь<а)); ((О,если а Ь),(О,если b a)), 13)эквивалентность 4 à + Ь = Зд

=min((1,если à

/ высказываний а и Ь, то всегда можно найти истинность составных высказываний по формулам (1)-(13), Из формул (1)-(13) можно образовывать сложные логические формулы, описывающие тот или иной объект, 40

Рассмотрим работу устройства на примере реализации операции Эквивалентность 2".

Выполнение операции начинается с того, что на информапионные входы регистра 8 поступает адрес первой ,микрокоманды операции "Эквивалентность 2" и по сиггалу "Запись" он записывается в регистр 8, С выхода регистра 8 адрес первой микрокоманды подается на адресный вход блока 9.

Через время, определяемое типом блока 9 памяти, на его выходе появляется первая микрокоманда микропрограммы, реализующей операцию "Эквивалентность". По переднему фронту. первого тактового импульса от внешнего генератора синхроимпульсов (ГСИ) первая микрокоманда записывается в регистр

3 14516 бую ЭВМ, управляющую технологическим процессом по лингвистическому алгоритму, Рассматриваемое устройство реали.5 зует следующие логические операции над расплывчатыми высказываниями а и Б:

1) инверсия 1 а = 1-а, 2) конъюнкция 1 а 3 Ь=ппп(а,Ь);

3) дизъюнкция 1 à v 6=шах(а,Ъ);

4) конъюнкция 2 а А b=max(a+b-1,0)1

5) дизъюнкция 2 а 5=min(a+b, 1);

6) импликация 1 а b=max(1-a,b);

7) импликация 2 а - 6=min(1,1-а+Ь)

8) импликация 3 à b=

1, если а b

О, если а 7b;

9) импликация 4 à b=

1, еслиа- Ь;

О, если а Ь;

77

10, с этого момента начинается реализация микропрограммы, Управляющее поле этой микрокоманды разрешает запись в соответствующий этому полю регистр, например в первый, значения расплывчатого высказывания а = 0,7- с входа 17 ° Одновременно поле "Конец операции" этой микрокоманды поступает на пер— вый вход элемента И и разрешает прохождение сигналов. от ГСИ. Тактовая частота его подобрана таким образом, чтобы за период этого генератора смогла выполниться любая микрокоманда . По отрицательному фронту первого синхроимпульса (СИ) происходит наращивание регистра адреса 8. Таким образом, пока выполняется первая микрокоманда, на выходе блок" 9 появится вторая микрокоманда. С приходом очередного импульса от ГСИ в регистр 10 записывается вторая микрокоманда, выполнение которой аналогично выполнению первой, только значение расплывчатого высказывания Ъ

= 0,5 записывается с входа 17 в регистр 2. По отрицательному фронту второго СИ от ГСИ происходит наращивание содержимого регистра 8, вследствие чего на выходе блока 9 появляется третья микрокоманда, которая по переднему фронту третьего СИ записывается в регистр 10, ее поля поступают на управляющий вход коммутатора

4, В соответствии с микропрограммой операции "Эквивалентность" на первом выходе коммутатара 4 появляется зна— чение а = 0,3, а на втором выходе коммутатора 4 — значение Ь = 0,5. С выходов коммутатора 4 значения расплывчатых высказываний поступают на информационные входы АЛБ 5 и коммутатора 6. В результате выполнения третьей команды на выходе АЛБ будет результат выполнения операции с = 1 +

+ Ь вЂ” а = 0,8, С приходом четвертого

СИ в регистр 10 записывается четвертая микрокоманда, выполнение которой аналогично третьей микрокоманде, отличие состоит лишь в том, что результат записывается в третий регистр. Таким образом, в результате выполнения четвертой микрокоманды в третий регистр записывается значение с=0,8.

В результате выполнения пятой микрокоманды на выходе АЛБ 5.появляется значение d=1-b+a=1,2, которое шестой

5.1 677 6 блок памяти, элемент И, о т л и ч а»

S 14 микрокомандой записывается во второй регистр.

При выполнении седьмой микрокоманды на выход коммутатора 6 выдается код "1", который через шинный форми рователь 15 записывается в первый регистр, Выполнение восьмой и девятой микрокоманд заключается в том, что на входы АЛБ 5 и коммутатора б поступает содержимое второго и третьего регистров в прямых кодах, т.е. код "1" и с = 0,8, и АЛБ осуществляет выполне ние операции "Конъюнкция", в резуль-. тате чего на выход АЛБ выдается наименьший из операндов, т.е. с = 0,8, который записывается в третий ре гистр.

Выполнение десятой и одиннадцатой микрокоманд аналогично выполнению восьмой и девятой микрокоманд, отличие состоит лишь в том, что на входы АЛБ 5 и коммутатора б поступают другие операнды: на первый вход поступает содержимое регистра (код "1") а на второй вход — содержимое регистра 2 (0 = 1,2). В результате выполнения операции "Конъюнкция" (т.е. нахождения минимума) на выходе АЛБ появляется код "1", который одиннадцатой микрокомандой записывается во второй регистр °

Выполнение двенадцатой и тринадцатой микрокоманд аналогично выполнению десятой и одиннадцатой микрокоманд, отличие состоит лишь в том, что на первые входы АЛБ 5 и коммутатора 6 поступает содержимое второго регистра (код "1"), а на их вторые входы — содержимое третьего регистра (с = 0,8). В результате на выходе

АЛБ 5 появляется значение с = 0,8, являющееся выполнением операции "Эквивалентность 2" над расплывчатыми переменными а = 0,7, Ь = 0,5, которое тринадцатой микрокомандой выдается на выход 18. На этом выполнение операции "Эквивалентность 2" заканчивается.

Другие операции выполняются аналогичным образом.

10 ь

Формула изобретения

Устройство для выполнения операций над расплывчатыми операндами, содержащее четыре регистра, группу элементов И, первый и второй коммутаторы, ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет выполнения арифметических операций, в него введены арифметикологический блок, первый и второй дешифраторы, пятый регистр, первый и второй шинные формирователи, причем информационные входы первого, второго, третьего регистров и первые входы элементов И группы подключены к информационным входам устройства и к выходам первого и второго шинных формирователей, выход первого регистра соединен с первым информационным входом второго коммутатора, инверсный выход первого регистра соединен с вторым информационным входом второго коммутатора, выход второго регистра соединен с третьим информационным входом второго коммутатора, инверсный выход второго регистра соединен с четвертым информационным входом второго коммутатора, выход третьего регистра соединен с пятым информационным входом второго коммутатора, инверсный выход третьего регистра соединен с шестым информационным входом второго коммутатора, первый и второй выходы которого соединены с первым и вторым информационными входами арифметико-логического блока и с первым и вторым информационными входами первого коммутатора соответственно, управляющий вход второго коммутатора соединен с выходом пятого регистра, информационный вход которого соединен с выходом блока памяти, адресный вход которого соединен с выходом четвертого регистра, первый информационный вход которого соединен с входом разрешения записи пятого регистра и с выходом элемента

И, первый вход которого соединен с вторым информационным входом четвертого регистра и входом синхронизации устройства, выход пятого регистра соединен с входами разрешения записи первого, второго, третьего регистров, с вторыми входами элементов И группы, с вторым входом элемента И, с информационным входом первого дешифратора и с первым информационным входом второго дешифратора, первый выход первого дешифратора соединен с входом кода операции арифметикологического блока, а второй выход соединен с входом синхронизации пер1б

Составитель И.Ершов

Редактор А.Огар Техред A.Кравчук

Корректор JI,Ïàòàé

Заказ 7080/46 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно †полиграфическ предприятие, r Ужгород, ул. Проектная, 4

7 1451677 8 вого шинного формирователя, инфоряа . мутатора, а второй выход вт pora деционный вход которого соединен с вы- шифратора соединен с входам слн роходом результата арифметико-логичес- низации второго шинного формироватекого блока, выход признака равенства ля, информационный вход которого соеоперандов которого соединен с вторым динен с выходом первого коммутатор"„„ информационным входом второго дешиф- выходы элементов И группы являются ратора, первый выход которого соеди- информационными выходами устрой,Нен с управляющим входом первого ком- ства.