Преобразователь кодов

 

Изобретение относится к вычислительной технике и может быть использовано в автоматических и вычислительных устройствах для преобразования хранимого кода в обратный или дополнительный, а также для выполнения прямого и обратного счета. Цель изобретения - упрощение преобразователя кодов. На чертеже представлена функциональная схема преобразователя кодов. Преобразователь содержит разряды 1.1 -1-.П (п 1 ,N) , каждый из которых включает в себя счетный триггер 2, элементы И 3, 4 и элемент ИЛИ 5, управляющие входы 6.1, 6.2. Преобразователь кодов работает следующим образом. Число, записанное в преобразователь, может быть представлено либо в обратном коде, для чего необходимо подать сигнал на управляющий вход 6.1, либо в дополнительном коде,для чего необходимо подать сигнал на управляющий вход 6.2. Прямой счет осуществляется путем последовательного преобразования кода исходного числа сначала в обратный , а затем в дополнительный. Обратный счет осуществляется путем последовательного преобразования кода исходного числа сначала в дополнительный , а затем в обратный. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„80„„1455392 (51)4 Н 03 M 7/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ зовано в автоматических и вычислительных устройствах для преобразования хранимого кода в обратный или до- 5 полнительный, а также для выполнения операций прямого и обратного счета.

Целью изобретения является упрощение преобразователя кодов.

На чертеже представлена функциональная схема преобразователя кодов.

Преобразователь содержит разряды1.1 — 1.n (n = 1,N), каждый из которых включает в себя счетный триггер

2, элементы И 3, 4, элемент ИЛИ 5.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4261764/24-24 (22) 15. 06. 87 (46) 30.01.89. Бюл. Ф 4 (72) В.А.Вражнов (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 185543, кл. Н 03 И 7/ 12, 1968.

Авторское свидетельство СССР

У 1368992, кл. Н 03 М 7/ 12, 26.01.87. (57) Изобретение относится к вычислительной технике и может быть использовано в автоматических и вычислительных устройствах для преобразования хранимого кода в обратный или дополнительный, а также для выполнения прямого и обратного счета. Цель изобретения — упрощение преобразователя кодов. На чертеже представле1

Изобретение относится к вычислительной технике и может быть испольна функциональная схема преобразователя кодов. Преобразователь содержит разряды 1.1 -1.n (n = 1,N), каждый из которых включает в себя счетный триггер 2, элементы И 3, 4 и элемент

ИЛИ 5, управляющие входы 6. 1, 6.2.

Преобразователь кодов работает следующим образом. Число, записанное в преобразователь, может быть представлено либо в обратном коде, для чего необходимо подать сигнал на управляющий вход 6.1, либо в дополнительном коде,для чего необходимо подать сигнал на управляющий вход

6.2. Прямой счет осуществляется путем последовательного преобразования а

® кода исходного числа сначала в обратный, а затем в дополнительный.

Обратный счет осуществляется путем последовательного преобразования ко- С да исходного числа сначала в дополнительный, а затем в обратный. 1 ил.

Эав

Преобразователь работает. следующим образом.

Преобразуемое число записывается в счетные триггеры 2 (утановочные входы триггеров на чертеже не показаны) и хранится этими триггерами как до, так и после преобразований..Для преобразования кода хранимого числа в обратный необходимо подать сигнал на управляющий вход 6.1 ° Для преобразования кода хранимого числа в дополнительный необходимо подать сигнал на управляющий вход 6.2.

1455392

Преобразователь кодов, содержащий в каждом из и (n = 1,N) разрядов триггер, прямой и инверсный выходы которого соединены с первыми входами соответственно первого и второго элементов И, выход первого элемента И соединен с первым входом элемента ИЛИ, выход элемента ИЛИ каждого предыдущего разряда соединен со счетным входом триггера последующего разряда, вход счетного триггера первого Разряда является первым управляющим входом преобразователя, отличающийся тем., что, с целью упрощения преобразователя, в каждом его разряде второй вход второго элемента И соединен с вторым входом первого элемента И, второй вход элемента ИЛИ объепинен

Преобразование кода хранимого числа в обратный заключается в инвертировании всего кода числа.

Сигнал преобразования с управляющего входа 6.1 преобразователя пос5 тупает непосредственно на счетный вход триггера 2 первого разряда 1.1, инвертируя его, и далее через элементы ИЛИ 5 на счетные входы триггеров 0

2 всех последующих 1.2 - 1.п разрядов, обеспечивая инвертирование хранимого триггерами кода. Отсутствие состязаний при этом гарантируется тем, что на первых входах элементов . ИЛИ 5 всех 1. 1 - I.n счетных разрядов сигналы отсутствуют независимо от того, на каком этапе переключения находится триггер 2.

Преобразование кода хранимого чис-20 ла в дополнительный заключается в инвертировании части кода,. Расположенной старше самой младшей единицы.

Сигнал преобразования поступает с управляющего входа 6.2 преобразо- 25 вателя на вторые входы первого 3 и второго 4 элементов. И первого разряда 1.1..Если первый разряд хра нит нулевое значение, то действие этого сигнала проявляется на вторьгл входах первого .3 и второго 4 элеменI òîâ И второго разряда 1.2. Если первый разряд хранит единичное значение, то. действие этого сигнала прояв:ляется на счетных входах триггеров

2 и первых входах элементов ИЛИ 5 второго и последующих разрядов. . Рассматривая аналогичным образом Ра- боту второго и последующих разрядов, можно отметить, что распространение сигнала с управляющего входа 6.2 через вторые элементы И 4 осуществляется в группе младших разрядов, хранящих нулевое значение, причем на счетные входы триггеров 2 этих разрядов сигнал не проходит. В самом первом разряде (после группы нулевых ,разрядов), хранящем единичное значение, осуществляется перекоммутация сиги а через ервый элемент И 3 на 50 выход элемента ИЛИ 5 этого разряда.

Это приводит к инвертированию всей группы старших разрядов, следующих за самым младшим единичным разрядом, пРичем на счетный вход триггер 2 самого младшего единичного разряда сигнал не поступает. Отсутствие сос" тязаний при этоь1 гарантируется тем, что

1) в группе младших нулевых разрядов и в самом младшем единичном разряде сигнал с управляющего входа

6.2 на счетные входы триггеров 2 этих разрядов не поступает вообще, 2) в группе старших разрядов, следующих за самым младшим единичным разрядом, сигналы на первых входах элементов ИЛИ 5 отсутствуют независимо от того, на каком этапе переключения находятся триггеры этих разрядов, так как в этих разрядах отсутствуют сигналы на вторых входах первых и вторых элементов И 3, 4.

Операция прямого счета осуществ пяется в два такта, а именно путем последовательного преобразования записанного в разряды числа сначала в обратный, а затем в дополнительный код. Для этого необходимо подать сигнал сначала на управляющий вход 6.1, а затем на управляющий вход 6.2. В результате модуль запи -санного в разряды числа увеличится на единицу.

Операция обратного счета также осуществляется в два такта, но при этом число, записанное в разряды,. последовательно преобразуется снача ла в дополнительный, а затем в обратный код. Для этого необходимо по" ,цать сигнал сначала на управляющий вход 6.2, а затем на управляющий вход 6.1. В результате. модуль запи санного в разряды ччсла уменьшится на единицу.

Формула изобретения

1455392 6 ледующего разряда, объединенные вто", рые входы элементов И первого разряда являются вторым управляющим входом, преобразователя. со счетным входом триггера, выход второго элемента И каждого предыдущего разряда соединен с объединенными вторыми входами элементов И посСоставитель С. Берестевич

Техред М. Ходанич Корректор В.Гирняк

Редактор М.Циткина

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Заказ 7459/57 Тираж 879 Подписное

BHKGIH Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5