Преобразователь позиционного кода в модулярный код

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах и устройствах, функционирующих в сие-; теме остаточных классов. Целью изобретения является повышение быстродействия . Поставленная цель достигается тем, что преобразователь позиционного кода в модулярный код, содержащий группу блоков 4 формирования остатков и элемент И 8, содержит группу блоков 5 формирования остатков, элемент ИЛИ 7 и счетчик 9 с соответствующими связями. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (5Н 4 Н 03 M 7/18

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPblTHRM

ПРИ ГКНТ СССР (21) 4252711/24-24 (,".2} 01.06. 87 (46) 23.02.89. Бюл. В 7 (72) Н.И.Швецов, В.А.Краснобаев и В.Н,Телегин (53} 681.3(088.8) (56) Авторское свидетельство СССР

У 1185339, кл. G 06 F 11/08, 1974.

Авторское свидетельство СССР

9 11339988110033, кл. Н 03 И 7/18, 10.12.85. (54) ПРЕОБРАЗОВАТЕЛЬ ПОЗИЦИОННОГО

КОДА В ИОДУЛЯРНЫЙ КОД

SU„„346077 (57) Изобретение относится к области . автоматики и вычислительной техники и может быть использовано в системах о и устройствах, функционирующих в сис-

0 теме остаточных классов. Целью изобретения является повышение быстродействия. Поставленная цель достигается тем, что преобразователь позиционного кода в модулярный код, содержащий группу блоков 4 формирования остатков и элемент И 8, содержит группу блоков 5 формирования остатков, элемент

ИЛИ 7 и счетчик 9 с соответствующими связями. 1 з,п. ф-лы, 2 ил.

1460772

Р=11 396 280

P =1

P =95

Ps =29

2 \ констант следующая:

Изобретение относится к вычислительной технике и может быть использовано для сопряжения со спецвычислителями, функционирующими в модулярном 5 коде, в блоках контроля по модулю.

Цель изобретения — повышение быстродействия °

На фиг. 1 приведена схема преобразователя позиционного кода в моду- 10 лярный код; на фиг. 2 — функциональная схема блока формирования остатков.

Преобразователь (фиг. 1) содержит информационный вход 1 преобразователя, выход 2 начала работы преобраэо- 15 вателя, вход 3 начальной установки преобразователя, первую группу блоков

4 — 4„ формирования остатков, вторую группу блоков 5, -5„ формирования остатков, тактовый вход 6 преобразова- 20 . теля, элемент ИЛИ 7, элемент И 8, счетчик 9, первый и .второй информационные выходы 10 и 11 преобразователя, выход 12 готовности преобразователя, выход 13 номера остатков преобразователя.25

Блок 4 (5) формирования остатков (фиг. 2) содержит вычитатель 14, регистр 15, первый элемент И 16, первый счетчик 17, формирователь 18 константы, приемный регистр 19, сдвиго- 30 вьй регистр 20, первый и второй триг-, геры 21 и 22, второй и третий элементы И 23 и 24, второй счетчик 25, первый и второй элементы 26 и 27 задержки, с первого по третий. элементы ИЛИ

28 — 30, информационные вход 3 1 и выход 32 блока формирования остатков, управляюшпе выход ЗЗ и вход 34 блока формирования остатков, вход 35 и выход Зб записи блока формирования ос- 4р татков, тактовый вход 37 блока формирования остатков.

Преобразователь работает следующим образом.

Система всех в порядке убывания

Пусть задана СОК попарно взаимно прострыми основаниями P, . ..Р„, с

I ва

ЧИСЛОВЫМ дналаЗОНОМ,Ряа Г1Р,. ТОГда. м1 любое число из диапазона О, P-1 может быть однозначно представлено своими остатнамн (oL;1.:по модулям (РД (1 У ° ° ° У 11)

Исходное множество оснований разобьем на два составных основания Р и Р таким образом, чтобы Р„ = Р и количество исходных оснований, вхо" дивших в них, было также примерно одинаково, т.е. и, и . Процесс разбиения продолжим до тех пор, пока составные основания последней ступени не выродятся в основания исходного множества.

Таким образом, процесс преобразования кода исходного числа А в его цифровой остаточный эквивалент (; ) по основаниям jP ) можно свести сначала к нахожденФю остатков по основаниям Р и Р, затем продолжить преобразование nq составным основаниям второи ступени P«,P,P,P и т.д., пока не будут получены остатки по исходным основаниям fP;) . При использовании на каждой ступени преобразователя метода поразрядного уравновешивания, время (количество констант) преобразования j-й ступени примерно равно времени (количеству констант) всех последующих ступеней.

Рассмотрим пример для .случая п=8.

Пусть задана СОК попарно взаимно прос. тими основаниями (P;1 =5, 7,8,9, 11, 13, 17 у 19> i= 1 у8 °

Числовой диапазон P такой СОК рав вен Р= Л P„=5 7 ° 8 9 ° 11 ° 13 ° 17-19=116

396 280 ° а

Составные основания и принцип их формирования следующие:

1460772

84. 344 832

42 172 416

21 086 208

10 543 104

1 447 040

11 305

6 080 7 616

3 040

3 328

3 808

3 168

1 664

1 904

1 520

f 584

832

760

952

79.2

396

476

416

198 238

190

208

104

40 38

34

26

44

19

13

18

10

17*

13*

17*

92 610 560

46 305 280

23 152 640

11 576 320

5 788 160

2 894 080

723 520

361 760

90 440

45 220

22 610

Схематичное представление составных оснований и соответствующих им констант одновременно поясняет принцип и процесс преобразования позиционного кода в модулярный код. Коли5 271 552

2 635 776

1 317 888

658 944

329 472

164 736

82 368

41 184

20 592

10 296

6 656 6 336

55 чество последовательно соединенных блоков 4 и 5 равно трем.

Формирователь 18 константы по знарению, поступившему на его вход, формирует код наибольшей константы и

1460772 может быть реализован с помощью дешифратора или ПЗУ.

Преобразователь работает следующим образом.

B исходном состоянии счетчики 9, 17 и 25 обнулены, триггеры 21 уста" новлены в единичное и триггеры 22 в нулевое состояние, регистры 19, 15, 20 обнулены, в блоках 4, и 5 формирователи 18 ставят в соответствие нулевому состоянию счетчиков 17 коды

R „ =92 610 560 и Rz =84 344 832 (если следовать примеру) соответственно, В блоках 4 и 5 имеем k,ö=6 080, R<„=6 656 на входах формирователей 18 и т.д. Код преобразуемого числа Д выставлен на входе 1 преобразователя, Элементы И 23 и 24 всех блоков 4 и 5 блокируют поступление тактовых им.пульсов на входы остальных узлов блоков, тактовые импульсы поступают на вход 6 преобразователя. Вход счетчика 9 блокирован элементом И 8, так как с выходов 36 записи блоков 4„ и 5„ на два его входа поступают нулевые потенциалы.

Процесс преобразования начинается с кратковременной подачи единичного потенциала на вход 3 преобразователя.

Длительность подачи должна быть до" статочной для прохождения одного тактового импульса через элементы И 23, который, поступив на вход регистра 19, обеспечивает запись в него преобразуемого числа А, Этот же импульс, пройдя через элементы ИЛИ 30, переписывает содержимое регистра 19 в регистр,5 по его входу начальной установки. Кроме того, первый тактовый импульс проходит по первому входу элемента ИЛИ 29 на вход записи сдвигового регистра 20 и переписывает в него код константы Rн в блоке 4 и R, в блоке 5. Кроме того, импульс, поступивший на вход триггера 21, переводит его в нулевое состояние и блокирует поступление дальнейших тактовых импульсов с выхода элемента И 23.

При этом импульсы на управляющих выходах 33 блоков 4 и 5<. поступают на входы элемента ИЛИ 7, импульс на выходе которого свидетельствует о том, что преобразователь позиционного кода в модулярный код начал преобразование очередного отсчета.

На информационных входах регистров 15 устанавливаются коды разности

Ь, =А*- „; b =A-R„.

Если Ь =О, то на выходах переполнения вычитателей 14 присутствует по" тенциал логической единицы, который разрешает прохождение второго тактового импульса через элементы 16 и 30 на тактовые входы регистров 15 и обеспечивает в них запись b,, .

Этот же импульс увеличивает содержи" мое счетчика 25 и сдвигает (делит по10

В таком состоянии устройство находится до тех пор, пока остатки из регистров 15 не будут переписаны в регистры 19 следующих блоков 4 и 5

При этом импульс переписи иэ блоков

55 полам) константы R и К, . Тогда на информационных входах регистров 15 устанавливаются новые значения разностей

1 » д 2.2

Далее процесс преобразования протекает аналогично до тех пор, пока не будут исчерпаны множества 11<1 (1 1, 1 °

2р При этом происходит переполнение счетчика 25 и импульс с его выхода переполнения, поступив на вход триггера 22, переводит его в единичное б состояние и блокирует по третьему

25 входу прохождение тактовых импульсов через элемент И 24. Прямой выход того же триггера через элемент ИЛИ 28 снова переводит регистр 15 в режим приема информации с входа начальной

30 установки, а единичным потенциалом с выхода 36 записи блоков вызывает считывание остатков с выходов 32 следующим тактовым импульсом в блоки 4. и 5 . Так как блоки 4 и 5, работают по одному из составных оснований Р1 и Р, то и счетчик 17. рассчитан на одно состояние, т.е, он вырождается для блоков 4, и 5 и поэтому его выход переполнения соединен с выходом

40 переполнения счетчика 25, а значения логических переменных с информационного выхода счетчика 17 не меняются во времени и, соответственно, являются несущественными. Следовательно, формирователь 18 в блоках 4 и 5, может быть реализован жесткой распайкой информационных входов сдвигового регистра 20. Поэтому импульс переполнения счетчика 25 проходит через элемент 26 задержки, элемент ИЛИ 29 и восстанавливает значения R и R, в сдвиговых регистрах 20, Кроме того, поступив на вход триггера 21, он переводит его в единичное состояние..

60772 8

7 14

4 и 5 по управляющему входу 34 поступает в блоки 4, и 5,, переводит триггер 22 в нулевое состояние, единичный потенциал с инверсного выхода ° которого разблокирует элементы И 24 и 23. Одновременно в регистре 15 восстанавливается значение кода числа А, что несущественно для блоков 4, и 5„„, которые готовы к приему очередного числа А для последующего преобразова" ния, которое повторяет описанный цикл работы, Таким образом, позиционный код А из числовсй о диапазона P сначала параллельно и независимо преобразуется в вычеты по основаниям Р, и Р блоками 4i и 5i На это требуется 14 циклов работы, После того, как вычеты А4 и А по основаниям Р, и Р будут сформированы в регистрах 15 блоков 4„ и 5,, на выходах 36 этих блоков ° и на входах 35 блоков 4 и 5 появляются потенциалы логической единицы, которые обеспечивают запись вычетов А и А в регистры 19 блоков

4 и 5, йричем этот же импульс с выхода 33 блоков 4 и 5,2 поступает на .вход 33 блоков 4 „ и 5,, устанавливает триггеры 22 этих блоков в нулевое состояние и тем самым подготавливает (обеспечивает) прием нового значения

А позиционного кода в регистры 19 блоков 4 и 5 . Если на входе 35 уже

-присутствует единичный потенциал, то первый же тактовый импульс его входа 37 обеспечивает запись,в регистре 19, а если нет, то блоки 4 и

5, будут "ожидать" разрешение на прием с входа 35 нового значения А по входу 31.

Наибольшая константа из (2и

«к и Ik,„) блоков 4 и 5 соответственно заносится в сдвиговый регистр 20 одновременно с записью в регистр 19 значений А и А импульсом с первого входа элемента ЙЛИ 29. После того, как упомянутые множества констант будут исчерпаны и сформированы вычеты А 1< и А, по основаниям Р« =95; ,Р, =104, эти вычеты описанным образом будут переписаны в регистры 19 блоков 4> и 5, где сразу же начнут преобразовываться в вычеты по основаниям Р, =5 и P3=8.

Преобразование по основаниям Р и Р заканчивается одновременно ( (фиг. 2) и очередной тактовый импульс проходит через элемент И 8, I

40 формирует адрес остатков с, и е, и импульс на выходе 21 преобразователя, по которому будут считаны ос" татки o(, и оС с информационных выхо" дов 1О и 11 устройства. Этот же импульс в блоках ч и 5 „ устанавливает триггеры 22 в нулевое состояние, что обеспечивает перепись вычетов А, и А иэ регистров 19 в регистры 15

21 для последующего преобразования по основаниям Р =19 и Р =13 соответст3 „6 венно. Тактовый импульс с выхода элемента И 24, кроме того, сбрасывает счетчик 25, импульс переполнения с выхода которого переводит счетчик 17 в следующее состояние, код которого выбирает из формирователя 18 коды констант Е „,, =76 и В., =52, которые спустя время задержки элемента 26 записываются в сдвиговые регистры 20.

Процесс формирования остатков ь иЫ осуществляется описанным образом, I при этом процесс формирования множества {R«

Ъ " посредством сдвигов в регистрах 20.

Различие в числе констант в блоках 4 и 5д, обусловленное неравномерностью распределения простых чисел среди натуральных, может быть учтено либо увеличением числа используемых констант, как показано. выше звездочками (*), т.е, вводятся холостые такты, либо усложнением алгоритма функционирования счетчиков 25. Так, для рассматриваемого примера блоки 4> и 5 тратят по четыре цикла своей работы на обработку одного отсчета А. Ходуль счета счетчика 25 блока 4> должен принимать по циклам значения 5,3,5,3, а в блоке 5 э — 4, 3,4,4.

После получения остатков ь и об счетчик тактов переполняется вторично, что вызывает переполнение счетчика 1?, импульс с выхода переполнения которого устанавливает триггер 21 в единичное состояние. Так как импульс переполнения появляется на каждое второе состояние счетчика, то реально он подключен к второму его разряду. Ходуль счета. счетчика 17

k — ( равен N„=2, где К вЂ” номер ступени преобразования.

Условием записи в регистры 19 блоков 4 и 5 вычетов А 1 и А является одновременное выполнение следующего:

9 146 факт сформированности вычетов А< и А в блоках 4 и 5 (потенциал логической единицы на входах 35 блоков 4> и 5 ); триггер 22 находится в .нулевом состоянии (предыдущие остатки oL> и. Ы. считаны последующими устройствами); триггер 21 в единичном состоянии (выбрано новое основание).

Так как условие записи выполнено, то вычеты А, и Л перепиеываются в регистры 19 блоков 4 и 5, на выходах которых указанным образом формируются в конечном итоге остатки

oL эЫ э М..г и

Все блоки 4 и 5, используемые в устройстве, обладают высокой степенью увязки служебных сигналов, причем, если второй блок не готов к приему информации, то останавливается преобразование в первом блоке и т.д. Следовательно, потери информации не будет.

При появлении единичных потенциалов на входах 36 блоков 4„ и 5 один тактовый импульс проходит на выход элемента И 8 и поступает на вход счетчика 9 по модулю, что обеспечивает формирование адресной части считываемых остатков, Преобразователь эффективно может быть использован для конвейерной обработки информации. Блок формирования остатков может использоваться автономно.

Форг1ула изобретения

1. Преобразователь позиционного кода в модулярный код, содержащий первую группу блоков формирования остатков и элемент И„ причем информа" ционный вход преобразователя соединен с информационным входом первого блока формирования остатков первой груп пы,информационный вьгход и выход записи, )-го блока формирования остатков первой группы (j=1...K"1, К вЂ” количество ступеней преобразования) соединены соответственно с информационным входом и входом записи (j+1)-ro. блока формирования остатков первой группы, вход начальной установки преобразователя соединен с входом записи первого блока формирования остатков

6 первой группы, управляющий выход (j+1)-ro блока формирования остатков

0772

15

40

45.рой групп, с выходам готовности преобразователя и с входом счетчика, выr0

ЗО

35 первой группы соединен с управляющим входом j-го блока формирования остатков первой группы, тактовые входы блоков формирования остатков первой группы объединены, соединены с первым входом элемента И и являются тактовым входом преобразователя, информационный выход К-го блока формирования остатков первой группы является первым информационным выходом преобразователя, отличающийся тем,что,с цельюповьппения быстродействия,он содержит вторую группу блоков формирования остатков, счетчик и элемент ИЛИ, причем информационный вход и вход записи первого блока формирования остатков второй группы соединены соответственно с информационным

l входом и входом записи первого блока формирования остатков первой группы, информационный выход и выход записи

j-ro блока формирования остатков второй группы соединены соответственно с информационным входом и входом записи (j+1)-го блока формирования остатков второй группы, управляющий вход (j+1)-ro блока формирования остатков второй группы соединен с управляющим входом j-го блока формирования остатков второй группы, тактовые входы блоков формирования остатков второй группы объединены и соеди-. нены с тактовым входом преобразовате- ля, информационный выход К-го блока формирования остатков. второй группы

I является вторым информационным вьг одом преобразователя, выходы записи

К-х блоков форглирования остатков первой и второй групп соединены соответственно с вторым и третьим входами элемента И, выход которого соединен с управляющими входами К-х блоков формирования остатков первой и втоход кот. рого является выходом номера остатков преобразователя, управляющие выходы первых блоков формирования остатков первой и второй групп соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого является выходом начала работы преобразователя.

2. Преобразователь по и. 1, о т— л и ч а ю шийся тем, что блок формирования остатков. содержит вычитатель, регистр, три элемента И, два счетчика, формирователь константы, 1460772

12 приемный регистр, сдвиговый регистр, два триггера, два элемента задержки и три элемента ИЛИ, причем информационный вход блока формирования ос5 татков соединен с информационным входом приемного регистра, выход которого соединен с установочным входом регистра, выход которого является информационным выходом блока формирова- 10 ния остатков и соединен с входом уменьшаемого вычитателя, выход разности которого соединен с информационным входом регистра, вход разрешения записиокоторого соединен с выходом первого элемента ИЛИ, первый вход которого соединен с первым входом второго элемента И и является входом записи блока формирования остатков, управляющий выход которого соединен 20 с входом разрешения записи приемного регистра, с.первыми входами второго и третьего элементов ИЛИ, с входом установки в "0" первого триггера и с выходом второго элемента И, второй 25 вход которого соединен с тактовым входом блока формирования остатков, выход переполнения вычитателя соединен с первым входом первого элемента И, выход которого соединен с вто- З0 рым входом третьего элемента ИЛИ, выход которого соединен с входом синхронизации регистра, прямой и инверсный .выходы первого триггера соединены е соответственно с третьим входом вто35,рого элемента И с первым входом тр ьего элемента И, второй вход которого соединен с тактовым входом блока формирования остатков, управляющий выход которого соединен с третьим входом третьего элемента ИЛИ и с входом установки в "0" второго триггера, инверсный выход которого

I соединен с четвертым входом второго элемента И и с третьим входом третьего элемента И, выход которого соединен с входом второго счетчика, с вторым входом первого элемента И и через второй элемент задержки — с входом разрешения сдвига сдвигового регистра, выход которого соединен с входом вычитаемого вычитателя, выход второго счетчика соединен с входом установки в "1" второго триггера, с входом первого счетчика и через первый элемент задержки — с вторым входом второго элемента ИЛИ, выход которого соединен с входом разреше» ния записи сдвигового регистра, информационный вход которого соединен с выходом формирователя константы, вход которого соединен с информационным выходом первого счетчика, выход переполнения которого соединен с входом установки в "1" первого триггера, прямой выход второго триггера соединен с вторым входом первого элемента ИЛИ и является выходом записи блока формирования остатков. 14б0772

Составитель А.КлюецРедактор А.Ворович Техред JI.ÑåðäþêoâàÊîððåêòîð В.Бутяга

Заказ 547/58 Тираж 879 Подписное

ВНИИПИ Государственного комитета по иэобретенияи и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101