Преобразователь кодов

 

Изобретение относится к вычислительной технике. Целью изобретения является расширение области применения за счет преобразования чисел, представленных в коде с положительным иррациональным основанием, в код с иррациональным отрицательным основанием . Поставленная цель достигается тем, что в преобразователь кодов, содержащий регистр 1, сумматор 2 и блок 5 синхронизации, введены блок 3 приведения кодов Фибоначчи к минимальной форме, мультиплексор 4 и элемент ИЛИ 10 с соответствующими связями . 3 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

<51) 4 Н 03 И 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 4298297/24-24 (22) 19. 08, 87 (46) 28.02.89, Бюл,В 8 (71) Винницкий политехнический институт (72) А.П. Стахов, Н.А.Соляниченко,.

В.В.Сержанов и Э,А.Вартапетян (53) 681.3(088.8) (56) Авторское свидетельство СССР

Ф 1032448, кл. G 06 F 5/00, !982 °

Авторское свидетельство СССР

11": 662933, кл. G 06 F 5/00, 1976, (54) ПРЕОБРАЗОВАТГЛЬ КОДОВ (57) Изобретение относится к вычислиÄÄSUÄÄ 1462486 А1 тельной технике. Целью изобретения является расширение области применения за счет преобразования чисел, представленных в коде с положительным иррациональным основанием, в код с иррациональным отрицательным основанием. Поставленная цель достигается тем, что в преобразователь кодов. содержащий регистр 1, сумматор 2 и блок 5 синхронизации, введены блок 3 приведения кодов Фибоначчи к минимальной форме, мультиплексор 4 и элемент ИЛИ 10 с соответствующими связями. 3 ил.

1462486

Изобретение относится к вычислительной технике и может быть использовано для преобразования кода Фибоначчи с положительным иррациональным основанием в код Фибоначчн с отрицательным иррациональным основанием.

Целью изобретения является расширение области применения эа счет преобразования чисел, представленных 10 в коде с положительным иррациональным основанием, в код с иррациональным отрицательным основанием

На фиг.1 приведена схема преобразователя кодов; на фиг.2 — схема 15 блока синхронизации, на фиг,3 - вре-! менные диаграммы, поясняющие работу блока синхронизации.

Преобразователь кодов (фиг.l) содержит .егистр 1, сумматор 2, блок 3 20 приведения кодов Фибоначчи K минимальной форме, мультиплексор 4, блок 5 синхронизации, информационный вход 6 преобразователя, вход 7 запуска преобразователя, тактовый вход 8 преобразователя, выход 9 преобразователя, элемент ИЛИ 10, выходы 11-14 блока 5 синхронизации.

Блок 5. синхронизации (фиг.2) содержит триггер 15, элементы И 16, 17> 30 триггер 18 и элемент НЕ 19, причем вход установки в "1" триггера (8 соединен с входом 7 запуска преобра" зователя и выходом 14 блока 5 синхронизации, выходы триггера 15 соеди- 35 иены с выходами 11 и 13 блока 5 синхронизации, а вход триггера 15 соединен с выходом элемента И 16, входы которого соединены соответственно с выходом триггера 18 и с входом 8 пре- 40 образователя кодов, первый вход элемента И 17 соединен с прямым выходом триггера 15, а выход соединен с выходом 12 блока 5 синхронизации, вход станова которого соединен с инверсым входом установки в "О" триггера

18, вход элемента НЕ 19 соединен с выходом элемента И 16 и вторым входом элемента И 17.

Сумматор 2 выполнен цо авт. св.

М 840891, кл. С 06 У 7/49, 1978, а ,блок 3 приведения кодов Фибоначчи к минимальной форме " по авт. св, В 842786, кл, G 06 Р 5/06, 1978.

Преобразователь кодов работает следующим образом.

На тактовый вход 8 поступает тактовая частота.По приходу на вход 7 команды

"Начало преобразования" триггер 18 (фиг.2) устанавливается в состояние

"l" что разрешает прохождение тактовой частоты через элемент И 16.

Триггер 15 делит тактовую частоту пополам. Элемент И 17 селектирует нечетные инверсные тактовые импульсы (фиг.3).

По команде с выхода 14 блока 5 синхронизации регистр 1 обнуляется, а выход мультиплексора 4 подключается к входу 6 преобразователя. На вход сумматора 2 с выхода мультиплексора 4 подаются нечетные разряды входного кода, а четные разряды входа сумматора 2 соединены с шиной "земля", на входы элемента ИЛИ "10 и блока 3 приведения кодов Фибоначчи к минимальной форме подаются четные разряды вхЬдного кода, нечетные разряды входа блока 3 приведения кодов Фибоначчи к минимальной форме соединены с шиной земля

По команде с выхода 11 блока 5 сумматор 2 производит сложение кода, записанного в регистр l и кода с выхода мультиплексора 4, По команде с выхода 12 блока 5 код с выхода сумматора 2 .записывается в регистр 1, и по этой же команде в блок 3 приведения кодов.Фибоначчи к минимальной форме записываются четные разряды входного кода, По команде с выхода 13 блока 5 в блоке 3 приведения кодов Фибоначчн к минимальной форме производится развертка в кодовой комбинации. К этому времени выход мультиплексора 4 подключен к выходу блока 3 приведения кодов Фибоначчи к минимальной форме.

Такт преобразования заканчен.

Если хотя бы в одном четном разряде входного кода присутствует .единица, тогда преобразование продолжается дальше. В .случае, если во всех четных разрядах входного кода - нули, что определяется элементом

KIH 10, то триггер 18 (фиг,2) устанавливается в нулевое состояние и преобразование прекращается. ВыМодной код находится в регистре 1 и подается на выход 9 преобразователя.

Для понимания работы преобразова» ния необходимо привести также краткие теоретические сведения о. кодах

Фибоначчи.

v (1) P

3 14

Веса разрядов входного кода (кода

Фибоначчи с иррациональным основанием) определяются по соотношеник:

О,при1<0

1,при10 (1)

Ц (1-р" 1)+ар (1-р), при

1 О, где р 1,2,3,4,...

При р 1 веса разрядов входного кода будут иметь значения: ),1,2,3,5, 8,13,21,34,...

Веса разрядов выходного кода (кода Фибоначчи с иррациональным отрицательным основанием) определяются по соотношению:

О, при1<0

1, при 1 * О

Vs(1) - 1 при 1 1 (2)

q,(l-s-1)+ Ч,(а-s), при

1>1, где в 1,3,5...

Be са р азрядов выходно ro кода при в 1 примут значения: 1,-1,2,-3,5, -8,13 21,34,...

Преобразователь кодов (фиг.1) функционирует при s р 1.

Дополнительный положительный эффект изобретения относительно прототипа состоит в повышении быстродействия

Формула изобретения

Преобразователь кодов, содержащий регистр, сумматор и блок синхронизации, причем выход сумматора соединен с информационным входом регистра, выход которого соединен с входом первого слагаемого сумматора, вход

62486

l . разрешения которого соединен с первым выходом блока " анхрониэации, второй выход которого соединен с входом разрешения записи регистра, вход saпуска и тактовый вход преобразователя соединены соответственно с вхо дом запуске и тактовым входом блока синхронизации, о т л и ч а ю щ и й—

1п:с я тем, что, с целью расширения области применения за счет преобразо вания чисел, представленных в коде с положительным иррациональным ос нованием, в код,с иррациональным

16 отрицательным основанием, он содержит блок приведения кодов Фибоначчи к минимальной форме, мультиплексор и элемент ИЛИ, причем выход блока приведения кодов Фибоначчи к мини2р мальной форме соединен с первым информационным входом мультиплексора, второй информационный вход которого соединен с информационным входом преобразователя, выход которого

>8 соединен с выходом регистра, выходы разрядов мультиплексора соединены с входами разрядов второго слагаемого сумматора, с входами разрядов блока приведения кодов Фибоначчи к мини"

30 мальной форме и с соответствуюшими входами элемента ИЛИ, выход которого соединен с входом останова блока синхронизации, второй и третий выходы которого соединены соответствен«

35 но с входом разрешения записи и с входом задания режима блока приведения кодов Фибоначчи к минимальной форме, четвертый выход блока синхронизации соединен с управляющим входом ап мультиплексора и с входом сброса регистра.

1462486

Составитель А.Клюев

Техред М.Ходанич

Редактор А.Маковская

Корректор Н,Король

Заказ 736/56 Тираж 879 Подпи сное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина,101