Цифровой фильтр

 

Изобретение относится к вычислительной технике и может использоваться в системах цифровой обработки информации. Быстродействие цифрового фильтра возрастает за счет распараллеливания процесса вычисления порядковых статистик и скользящего среднего по словам массива памяти. Цифровой фильтр содержит блок памяти 1, состоящий из NM разрядных ячеек, группу N элЕМЕНТОВ И 2, первую 3 и вторую 4 группы N триггеров, сумматор 5, регистра 6, первый элемент И 7, преобразователь 8 последовательного кода в параллельный,блок 9 памяти коэффициентов, умножитель 10, формирователь 11 тактовых импульсов, группу элементов ИЛИ 12, сумматор 13 одноразрядных чисел, второй элемент И 14, элемент ИЛИ-НЕ 15, первый 16 и второй 17 элементы НЕ, мультиплексор 18 и коммутатор 19. Сущность работы цифрового фильтра заключается в том, что процесс вычисления порядковых статистик и скользящего среднего ведется параллельно по словам и последовательно по разрядам, т.е. за M тактов работы цифрового фильтра. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСЙИХ

РЕСПУБЛИН (б1) 4 G 06 F 15/36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ гг

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4277549/24-24 (22) 06.07.87 (46) 23.04.89. Бюл. У 15 (72) Л.В.Вариченко, В.И.Корнейчук, А.П.Марковский, М.А.Раков, О.С.Савич, Ю.А.Томин и Ю.В.Яблуновский (53) 681.3(088.8) (56) Авторское свидетельство СССР

11 - 1239708, . G 06 F 7/02, 1986.

Авторское свидетельство СССР

1244786, кл. Н 03 H 17 /06, 1986. (54) ЦИФРОВОЙ ФИЛЬТР (57) Изобретение относится к вычислительной технике и может использоваться в системах цифровой обработки информации. Быстродеиствие цифрового фильтра возрастает за счет распараллеливания процесса вычисления порядковых статистик и скользящего среднего по словам массива памяти. Цифровой

„„Я0„„1474676 А 1 фильтр содержит блок памяти 1, состоящий из и m-разрядных ячеек, группу п элементов И 2, первую 3 и вторую 4 группы и триггеров, сумматор 5, регистр 6, первый элемент И 7, преобразователь 8 последовательного кода в параллельный, блок 9 памяти коэффициентов, умножитель 10, формирователь 11 тактовых импульсов, группу элементов ИЛИ 12, сумматор 13 одноразрядных чисел, второй элемент И 14, элемент ИЛИ-HE 15, первый 16 и второй 17 элементы НЕ, мультиплексор 18 и коммутатор 19, Сущность работы цифрового фильтра заключается в том, что процесс вычисления порядковых статистик и скользящего среднего ведется параллельно по словам и последовательно по разрядам, т.е. за m тактов работы цифрового фильтра.

I ил., 2 табл.

1474676

Изобретение относится к вычислительной технике и может использоваться в системах цифровой обработки информации.

Целью изобретения является повыше5 ние быстродействия цифрового фильтра.

На чертеже показана блок-схема цифрового фильтра.

Цифровой фильтр содержит блок 1 памяти, состоящий из n m-разрядных ячеек, группу и элементов И 2, первую

3 и вторую 4 группы и триггеров, сумматор 5, регистр 6, первый элемент

И 7, преобразователь 8 последователь- 15 ного кода в параллельный, блок 9 па мяти коэффицнентов, умножитель 10, формирователь 11 тактовых импульсов, группу и элементов ИЛИ 12, сумматор

13 одноразрядных чисел, второй эле- 2р мент И 14, элемент ИЛИ-HE 15, первый

16 и второй 17 элементы НЕ, мультиплексор 18 и коммутатор 19. Выходы блока 1 памяти подключены к первым входам элементов И 2 группы, вторые 25 входы которых соединены с прямыми выходами соответствующих триггеров вто- рой группы 4, выходы регистра 6 соедиенны с входами сумматора 5 и со старшими разрядами входа множимого 30 умножителя 10, вход множителя подключен к выходу блока 9 памяти коэффициентов, а выход является выходом 20 фильтра, вход 21 начальной установки которого соединен с входом записи блока 1 памяти, с управляющим входом коммутатора 19, с входом установки триггеров. первой группы 3 в "0", триггеров второй группы 4 в "1" и с управляющим входом Формирователя 11 так- 4О товых импульсов, информационные входы блока 1 памяти являются информационными входами 22 цифрового.фильт", ра, установочные входы 23 которого являются вторыми информационными вхо- 45 дами коммутатора 19, вход 24 задания режима цифрового фильтра связан с входом задания режима блока 1 памяти.

Цифровой фильтр работает следующим образом.

Предлагаемый фильтр осуществляет в общем случае нелинейную цифровую фильтрацию входного сигнала, Так, например, ранговая фильтрация входного сигнала реализуется по формуле

Y< =p R (Х„„„, ° ° °,Хк), 1 и где R. (Х„„„...,,Х„) — j-тая поряд) ковая статистика текущих отсчетов (Выборок)

ВХОДНОГО сигнала

Х„м„, °,Х„

Y „— значение

К-ro отсчета сигнала на выходе фильтра; р — коэффициент усиления.

Когда j = (и + 1)/2, где n — нечетное, то предлагаемый цифровой фильтр осуществляет медианную фильтрацию сиг. нала, которая очень эффективна для сглаз живания импульсного шума. Если положить,что р =- 1/и, то получаем обычный сглаживающий фильтр, который реа лизует операцию скользящего усреднения по формуле

Перед началом работы цифрового фильтра двоичный код весового коэффициента усиления записывается в блок 9 памяти коэффициентов. На вход 21 фильтра поступает сигнал "Подготовка", устанавливающий первую 3 и вторую 4 группы триггеров соответственно в нулевое и единичное состояния. Кроме того, этот ( же сигнал разрешает запись в блок 1 ,памяти очередного значения входного сигнала, поступающего на информацион,ный вход 22 фильтра, и связывает вход

23 Фильтра с входом регистра 6. При этом в режиме вычисления порядковых статистик в регистр 6 записывается дополнительный код номера порядковой статистики, а в режиме вычисления скользящего среднего — нулевой код.

Причем на выходах формирователя 11 тактовых импульсов, как и на входе

24 фильтра, .при этом поддерживается нулевой потенциал.

В режиме вычисления порядковых статистик на вход 24 фильтра поступает единичный сигнал. При этом запрещается запись в регистр 6, а мультиплексор 18 связывает выход переноса сумматора 5 с входом преобразователя

8 ° Кроме того, на вход 21 фильтра поступает сигнал (нулевого или единичного уровня) "Работа", т.е. разрешается работа формирователя 11 так)474676 товых импульсов, запрещается запись в блок 1 памяти, а коммутатор 19 связывает выходы сумматора 5 (все выходы суммы, кроме выхода младшего разряда, и выход переноса) с входами регистра

6, При поступлении тактового импульса с первого выхода формирователя .11 на вход блока 1 памяти на его выходах формируется старший разряд всех п слов, хранящихся в памяти, данный двоичный код поступает на входы сумматора 13 одноразрядных чисел-, на выходах которого формируется код суммы количества единиц входного двоичного )5 кода. Если количество единиц входного двоичного кода равно или превышает номер порядковой статистики, записанный в регистре 6, то на выходе переноса сумматора 5 формируется единичный сигнал, который разрешает запись в триггеры второй группы 4. Иначе нулевым сигналом с выхода переноса сумматора 5 разрешается запись в триггеры первой группы 3. Кроме того, сигнал с выхода переноса сумматора 5 по" ступает на вход преобразователя 8 последовательного кода в параллельный, на выходах которого после окончания

m аналогичных тактов работы фильтра формируется код порядковой статистиh ки К;(Х „„......,Х„). Причем сигналом с третьего выхода формирователя ll тактовых импульсов разрешается работа умножителя 10, на выходе которого

35 формируется результат вычислений

p R (Х a-„„... ° .,Х ) ° При этом в триггерах второй группы 4 нулями отмечаются слова, меньшие К (Х„„...,,Х,„), а в триггерах первой группы 3 едини- 0 цами отмечаются слова, большие и

К,(Х„„,у ° ° °,Х„)е

Пример 1. Работа фильтра в режиме вычисления порядковых статистик.

Пусть в блоке 1 памяти, хранятся 45

5 4-разрядных чисел (n=5, m=4)

1001

1101 50

010), а в регистре 6 записан дополнительный код номера порядковой статистики (j (n+))/2=3)101, т.е. вычисляется

55 медиана текущих отсчетов входного сигнала. Тогда работа цифрового фильтра в режиме медианной фильтрации иллюстрируется табл.l.

Таким образом, при p-- 1 на выходе фильтра устанавливается результат

R> = )00).

В режиме выполнения операции скользящего среднего на вход 24фильтра поступает нулевой сигнал, что не препятствует записи информации в регистр 6 и запрещает запись в триггеры первой 3 и второй 4 групп. Кроме того, мультиплексор 18 связывает вы-. ход младшего разряда сумматора 5 с входом преобразователя 8. При поступлении сигнала на вход 21 фильтра разрешается работа формирователя 11 тактовых импульсов, запрещается запись в блок 1 памяти, а коммутатор 19 связывает выходы сумматора 5 с входами .регистра 6. Импульсом с первого выIxopa формирователя 11 разрешается считывание разрядных срезов всех п слов, хранящихся в блоке 1 памяти, начиная с младших разрядов (режим считывания информации с блока 1 памя" ти, начиная с младших разрядов, задается нулевым сигналом, поступающим на вход блока 1 с входа 24 фильтра).

При этом на выходах сумматора 13 формируется код количества единиц входного двоичного кода, который суммируется с содержимым регистра 6. Причем код с выходов суммы сумматора 5 (кроме выхода младшего разряда)и значение сигнала с его выхода переноса (как старший разряд выходного кода) записываются в регистр 6, а значение младшего разряда суммы поступает на вход преобразователя 8. После окончания m аналоговых тактов работы фильтра на вторых входах умножителя .формируется код суммы п чисел, хранящихся в блоке 1 памяти (старшие разряды суммы поступают с выходов регистра 6), а на первых его входах— код коэффициента усиления . При поступлении на управляющий вход умножителя 10 импульсов с третьего выхода формирователя 11 на его выходе формируется результат вычислений.

Пример 2. Работа фильтра в режиме выполнения операции скользящего среднего.

Пусть в блоке 1 памяти хранятся 5

3-разрядных чисел (n=5, m = 3)

011

111

011

101, 1474б7б

10

Цифровой фильтр, содержащий регистр„выходы которого подключены к старшим разрядам входа множимого умножителя, вход множителя которого с оединен с выходом блок а п амя ти ко эф.фициентов, выход множителя является информационным выходом фильтра, формирователь тактовых импульсов, первый выход которого подключен к входу считывания блока памяти „ информационные выходы которого соединены соответственно с первыми входами элементов И группы, первую и вторую группы триггеров, входы установки в "1" триггеров второй группы объединены с входом записи блока памяти и являются входом .начальной установки фильтра, прямые выходы триггеров второй группы подключены соответственно к вторым входам элементов И группы, второй выход формирователя тактовых импульсов соединен с тактовым входом преобразователя последовательного кода в параллельный, первый элемент И, о тл и ч а ю шийся тем, что, с целью повышения быстродействия, в него введены сумматор одноразрядных чисел, второй элемент И, элемент ИЛИНЕ, первый и второй элементы НЕ, коммутатор, мультиплексор и группа элементов ИЛИ, первые входы которых соединены с выходами соответствующих элементов И группы, а вторые входы — с прямыми выходами соответствующих триггеров первой группы, синхровходы которых соединены с выходом второго элемента И, информационные входы триггеров первой группы объединены с информационными входами одно15

20 геров первой группы, с управляющим входом коммутатора и является вхо30

50 а = 101. Тогда работа цифрового фильтра в режиме вычисления среднего арифметического и чисел иллюстрируется табл. 2.

Таким образом, на первых входах умножителя 10 становится код суммы (10100), а на его выходах — результат вычислений (100).

Формула изобретения именных триггеров второй группы, с одноименными входами сумматора одноразрядных. чисел и подключены к выходам соответствующих элементов ИЛИ группы, выход сумматора одноразряд-. ных чисел соединен с входом первого слагаемого сумматора, выход младшего разряда которого соединен с первым входом мультиплексора, выход которого подключен к информационному входу преобразователя последовательного кода в параллельный, выход которого соединен с входом младшего разряда множимого умножителя, тактовый вход умножителя подключен к третьему выходу формирователя тактовых импульсов, вход синхронизации которого объединен с входами установки в "0" триг,дом начальной установки фильтра, вход задания режима блока памяти объединен с первыми входами элемента ИЛИ-НЕ,, первого и второго элементов И, с управляющим входом мультиплексора и является входом задания режима фильтра, второй вход элемента ИЛИ-НЕ подключен к выходу первого элемента НЕ, вход которого объединен с вторыми входами первого и второго элементов

И и соединен с вторым выходом формирователя тактовых импульсов, выход переноса сумматора подключен к третьему входу первого элемента И, к второму входу мультиплексора, к одному . из информационных входов первой группы коммутатора и к входу второго элемента НЕ, выход которого соединен с третьим входом второго элемента И, выходы старших разрядов сумматора подключены к другим информационным входам первой группы коммутатора, вторая группа информационных входов которого является входом установки фильтра, выход коммутатора соединен с информационным входом регистра, выход которого подключен к входу второго слагаемого сумматора, тактовый вход регистра соединен с выходом эле- . мента ИЛИ-НЕ.

1474676

Т а б л и ц а 1

Номер такта

Сигналы

На выходах блока 1 паНа прямых выходах триггеров

На выходах группы элементов ИЛИ

На выходах сумматора

l3 второй первой группы группы

4 3 мяти

11010 011

00010 001

10010 010

1101Î 011

Таблица 2

Номер такта

Сигналы

На выходах блока 1 паНа выходах сумматора

13 мяти

Oil)I 100

)1110 100

00101 OlО

OI0

0ll

O1 I

010

О

Составитель Л.Григорьян -Чтенц

Редактор О.Юрковецкая Техред Л.Сердюкова Корр ектор М. Демчик

Заказ 1896/48 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям н открытиям прн ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Ужгород, ул. Гагарина, 101

1

3

00011

01011

11111

1)010

11010

1001Î

10010

На выходах регистра

На первых входах коммутатора 19, На выходе: переноса сумматора 5

0

О

На выходе младшего разряда суммы сумматора