Многовходовой сигнатурный анализатор

 

Изобретение относится к вычислительной технике и может найти применение в системах контроля и диагностирования цифровых устройств. Целью изобретения является повышение быстродействия. Анализатор содержит высокочастотные входы 1, тактовый вход 2, выходы 3 регистров, к групп из N блоков 4 умножения по модулю L, к блоков 5 сложения по модулю L, предназначенных для объединения входной последовательности данных с текущим значением сигнатуры, к блоков 6 деления по модулю L, N регистров 7, предназначенных для хранения сигнатур, блоков 8 ортогональной памяти, к групп 9 параллельных выходов блока ортогональной памяти, делитель 10 тактовой частоты для получения внутренней тактовой частоты анализатора. Блок 8 ортогональной памяти содержит к регистров сдвига для преобразования входной двоичной последовательности из последовательного кода в параллельный и к буферных регистров. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

<51} 4 С 06 1 11/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (21) 4224406/24-24 (22) 06.04.87 (46) 07.05,89.Бюл. } - 17 (71) Рижское производственное объединение ВЭФ им.В.И.Ленина (72) ИМ .Неженцев, И.F...Киселева и Ф.А.<брукс (53) 681 .3 (088 .8) (56) Авторское свидетельство СССР

М 1116431, кл. G 06 F 11/00, 1983.

Авторское свидетельство СССР

}} 1185338, кл. G 06 F 11/00, 1984. (54) 1"1НОГОВХОЛОВОЙ СИГНАТУРНЫЙ АНАЛИВАТОР (57) Изобретение относится к вычислительной технике и может найти применение в системах контроля и диагностирования цифровых устройств. Целью изобретения. является повышение быст родействия. Анализатор содержит высокочастотные вход 1, тактовый вход 2, выходы 3 регистров, К - N блоков 4 умножения по модулю L,К блоков 5 сложения по модулю L, предназначенных для объединения входной IIQ следовательнасти данных с текущим значением сигнатуры, К блоков 6 деления по модулю Е, N регистров 7, предназначенных для хранения сигнатур, блок 8 ортогональной памяти, К групп 9 параллельных выходов блока ортогональной памяти, делитель

l0 тактовой частоты для получения внутренней тактовой частоты анализатора. Блок 8 ортогональной памяти содержит К регистров сдвига для преобразования входной двоичной последовательности из последовательного кода в параллельный и К буферных регистров. 1 з.п. фюлы, 2 ил.

1478219

Ап = .PI (1};

АЯ2 ОЕ т,2 (1) Э

Aí,„= баI „(l ) 1,К оЕ,(m)y (m)...сЫ(ш) Изобретение относится к вычислительной технике и может быть использовано в системах контроля и диагностирования цифровых устройств.

Целью изобретения является повышение оыстродействия.

llв фиг.l приведена структурная схема анализатора; на фиг.2 — функциональная схизма блока ортогональной 10 памяти.

Многовходовой сигнатурный анализатор (фиг.l) содержит группу информационных входов 1, тактовый Вход 2, группу информацио выходов 3, 15

К групп из И блоков 4 умножения по модулю L> К блоков 5 сложения по модулю L, К блоков 6 деления по модулю I, 11 регистров 7, блок 8 ортогональной памяти, К групп:: 9 параллельных выходов блока ортогональной памяти, делитель 10 тактовой частоты. При этом К вЂ” разрядность входной информации; 11 " степень прижтивного многочлена над полем С1 (1.), а Ы/2", 2"" ) — простое число.

Блок 8 ортогональной памяти (фиг.2) содержит К регистров 11 сдвига и К буферных регистров 12.

Анализатор работает следующим образом.

Перед началом работы все регист- ры устанавливают в состояние 0...0.

Цепи установления регистров в исходное состояние не показаны, Пусть на высокочастотные входы 1 приходят высокочастотные двоичные последовательности

А,=<,(l) а,(2)...Ы,,; );

А,= <,(1) 1,,(г)...,,(<):

A " к(1) <„(2)... Ы„(п), где К вЂ” число линий входов I=I K, n — коэффициент деления счетчика 10, После прихода и-го высокочастотного тактового импульса на выходе делителя на п(10) сформируется импульс 55 записи, а в регистрах 12 ортогональ-. ной памяти окажется код, который по- лучился бы в анализаторе, имеющем К групп по и .входов.

Или, меняя индексы I = 1,К для высокочастной последовательности ,цлиной ш х п, запишем

А, = Ы,Т1(1) оС,II(2), ° ° оСII(m);

А, = аТ2(1) М.Х2(2)... 12(m) А „= oL In (I ) eC In (2) ° .. e4 In (m) Таким образом, после прихода

n gm-ro импульса в регистрах анализатора окажется код, однозначно соответствующий остатку от деления по модулю 1 многочлена входных последовательностей

А =,1 (1) Ы. (1) ... с4.К(1)о,(2) оС (2) ... ...ol„(2)... на многочлен, инверсный по i отношению к примитивному многочлену Ф(х).

При этом суммирование, деление, .умножение и запоминание ведется с тактовой частотой где f — входная тактовая частота го высокочастотных входов.

По сравнению с известным предлагаемый анализатор обладает возможностью обрабатывать входные последовательности данных высокой частоты, а также повышенной помехозащищенностью и малой потребляемой мощностью в связи с возможностью использования для обработки высокочастотных последовательностей микросхем с низкой тактовой частотой и повышенной поме" хозащищенностью и малым электропотреблением например КМОП.

Ф о р м у л а - и з о б р е т е н и я

1. Многовходовой сигнатурный анализатор, содержащий N регистров, где

N — степень примитивного многочлена над полем GP(L), à LÑ(2",2 " ) 1478219 простое число, К блоков сложения по модулю L где К вЂ” разрядность входной информации, К блоков деления по модулю, К групп из N блоков умножения по модулю N, причем входы 1-го блока сложения по модулю L(i--1,К) соединены с входами

i-го блока деления по модулю L, выходы которого соединены с информационными входами (К-1+1)-горегистра и с входами j-го блока умножения по модулю L, j =I,i(K+j-i)-й группы, выходы 1"го регистра, 1=

=I,N, соединены с входами m-го блока умножения по модулю L, m=I,N-1+1, m-й группы, группа информационных входов P-ro P=K+I,N, соединена с группой выходов (Р-К)-ro регистра, группы выходов блоков умно- 21) жения по модулю L i-й группы соединены с соответствующими группами входов i-го блока с.пожения по модулю два, отличающийся тем, что, с целью повыщения быстродейст- 25 вия, анализатор содержит блок ортогональной памяти и делитель тактовой частоты, причем группа информационных входов блока ортогональной памяти является соотвcTCToó î:×eé, группой входов анализатора, 1 я группа информационных выходов блока ортогональной памяти соединена с (N+I) -й группой входов I-ro сумматора по модулю 1.,вход делителя тактовой частоты соединен с первым так товым входом блока ортогональной памяти и образует тактовый вход ана" лизятОра, ВыхОд делителя тяктОВОй частоты соединеп с вторым тактовым

Входом блока ортогональной памяти и с синхровходами регистров, 2. Анализатор по п.1, о т л и— ч а и шийся тем, что блок ортогональной памяти содержит K áóôåðíûõ регистров и К регистров сдвига, информационные входы которых образуют группу информационных входов блока, входы управления сдвигом соединены с первым тактовым входом блока, выходы

1-го регистра сдвига соедпнены соотверственно с информационными входами i-ro буферного регистра, выходы которого образуют i-ю группу информационных выходов блока, синхровхо ды буферных регистров соединены с вторым тактовым входом блока.

1478219

Составитель С, Старихин

Редактор И.1 1улла Техред Л.Сердюкова Корректор A.Îáðó÷àð

Заказ 2365/49 Тираж 669 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101