Двухразрядный двоичный умножитель

 

Изобретение относится к вычислительной технике и может быть использовано в составе систем сбора и обработки информации. Цель изобретения - сокращение занимаемой площади и потребляемой мощности двухразрядного двоичного умножителя на элементах логики. Умножитель содержит п-р-п=транзисторы 1-8 и позволяет перемножать операнды, поступающие на его входы в обратном коде. 1 ил.

СОЮЗ СОВЕТСНИХ.

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (12) (52) 4 G 06 F 7/52

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4379660/24-24 (22) 16.02.88 (46) 15.08.89. Бюл. N9 30 (71) Таганрогский радиотехнический институт им.В.Д.Калмыкова (72) Ю.И.Рогозов, Н.И.Чернов, С.П.Тяжкун и И.М.Криворучко (53) 681.325.5 (088.8) (56) Авторское свидетельство СССР

Р 894704, кл. G 06 F 7/52, 1980.

Авторское свидетельство СССР

N"- 1150626, кл. G 06 F 7/52, 1983.

Авторское свидетельство СССР

Ф 1335984, кл. G 06 Р 7/52, 1986.

2 (54) ДВУХРАЗРЯДНЬЙ ДВОИЧНЫИ УМНОЖИТЕЛЬ (57) Изобретение относится к вычислительной технике и может быть использовано в составе систем сбора и обработки информации. Цель изобретения сокращение занимаемой площади и потребляемой.мощности двухразрядного двоичного умножителя на элементах логики. Умножитель содержит и-р-п транзисторы 1-8 и позволяет перемножать операнды, поступающие на его входы в обратном коде. 1 ил.

8 4 причем входы младшего и старшего разрядов первого операнда умножителя подключены к базам соответственS = (xy+zу) хуху ху&ху, у х у„х, у = х у х„у

S = ху„х,у

Составитель В,Черников

Техред М.Дидык Корректор Т. Палий

Редактор Л.Пчолинская

Заказ 4869/45

Тираж 668

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101

3 150104

Изобретение относится к вычислительной технике и может быть использовано в составе БИС систем сбора и обработки информации, Цель изобретения — сокращение

5 занимаемой площади и потребляемой мощности двухразрядного двоичного умножителя.

На чертеже приведена принципиальная схема двухразрядного двоичного умножителя.

Умножитель содержит четыре четырехколлекторньж п-р-и-транзистора

1 — 4,. три одноколлекторных и-р-n— транзистора 5 — 7, один двухколлекторный и-р-и-транзистор 8, инверсные входы разрядов первого х„, х„ и

BToporo y,, у операндов и выходы

Разрядов произведения S<, . ° ., S4

Умножитель работает следующим образом.

На входы х,, х и у,, у подаются инверсные значения разрядов сомножителей. При этом в соответствии с принципами работы схем И Л-ло- гики на базе транзистора 5 формируется сигнал, описываемый логическим выражением х у,, на базе транзистора

6 — сигнал х,у, на базе транзисто — Зц ра 7 — сигнал х у, х „у, на базе транзистора 8 — сигнал x„y х у, . . В результате на выходах разрядов произведения умножителя.формируют.ся сигналы, описываемые следующими логическими выражениями:

S, = х(у„

Формула и з о б р е т е н и я

Двухразрядный двоичный умножите., ь„ содержащий восемь и-р-и-транэ .то он, J но первого и второго транзисторов, входы младшего и старшего разрядов второго операнда умножителя подключены к базам соответственно третьего и четвертого транзисторов, первые коллекторы первого и третьего транзисторов объединены и подключены к выходу первого разряда произведения умножителя, первый коллектор второго транзистора соединен с вторым кол— лектором третьего транзистора и базой пятого транзистора, второй коллектор первого транзистора соединен с первым коллектором четвертого транзистора и базой шестого транзистора, вторые коллекторы второго и четвер— того транзисторов соединены между собой, третьи коллекторы первого, второго, третьего и четвертого транзисторов соединены между собой, а их четвертые коллекторы объединены и подключены к выходу четвертого раз— ряда прои ведения умножителя, коллекторы пятого и шестого транзисторов соединены с базой седьмого транзистора, коллектор которого подключен к вьжоду второго разряда произведения умножителя, эмиттеры всех транзисторов соединены с общей шиной умножителя, а базы — с источниками питания, отличающийся тем, что, с целью сокращения занимаемой площади и потребляемой мощности

"множителя, база восьмого транзистора соединена с третьим коллектором первого транзистора, его первый коллектор — с коллектором седьмого транзистора, а второй коллектор вторым коллектором второго транзистора и выходом третьего разряда произведения умн жителя.