Устройство для умножения двоичных чисел

 

Изобретение относится к вычислительной технике и может быть использовано в ЭВМ для выполнения арифметических действий. Целью изобретения является повышение производительности. Устройство содержит регистры 1 и 2, в которые вдвигаются множимое и множитель младшими разрядами вперед, группы элементов И 3 и 4, формирующие конъюнкции разрядов множимого и множителя соответственно с весовыми функциями 2°, 2<SP POS="POST">2</SP>,...,2<SP POS="POST">K</SP>, и 2<SP POS="POST">1</SP>, 2<SP POS="POST">3</SP>,...,2<SP POS="POST">K+1</SP>, где K = 0,1,...,7, регистры 9 и 10 управления и элемент И 13, вырабатывающие управляющие сигналы. Одноразрядные сумматоры 5 и 6 складывают конъюнкции, имеющие одинаковые в такте весовые функции соответственно с четным и нечетным значениями K, а также задержанные на регистрах группы 7<SB POS="POST">1</SB> и 7<SB POS="POST">2</SB> сигналы с выходов нечетных разрядов переносов сумматора 6 и четных разрядов переносов сумматора 5 и с выходов нечетных разрядов переносов сумматора 5 и четных разрядов переносов сумматора 6 соответственно. Сигналы с выходов суммы сумматоров 5 и 6 транслируются коммутатором 8 на выход 18 устройства соответственно в первом и втором полутактах тактов работы устройства. Вслед за разрядами первой пары сомножителей в регистры 1 и 2 вдвигаются без паузы разряды второй пары сомножителей. Группы элементов И 11 и 12 под действием управления исключают формирование конъюнкций сомножителей из смежных пар. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 G 06 F 7/52

-„.";!" 1ц1 Р яЛ.1,Ц1.А

OFll4CAHNE ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4391384/24-24 (22) 10.03.88 (46) 23.09.89. Бюл. N 35 (71) Одесский политехнический институт (72) А.В.Дрозд, Е.Л.Полин, B.Н,Лацин, В.А.Минченко и В.П.Карпенко (53) 681.325(088.8) (56) Авторское свидетельство СССР и 1310810, кл. G 06 F 7/52> 1986, Авторское свидетельство СССР

Г 1439579, кл. G 06 F 7/52, 16.02.87..(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ДВОИЧНЫХ ЧИСЕЛ (57) Изобретение относится к вычислительной технике и может быть использовано в ЭВМ для выполнения арифме„.Я0„„1509 77 А1

2 тических действий. Целью изобретения является повышение производительности. Устройство содержит регистры 1 и

2, в которые вдвигаются множимое и множитель младшими разрядами вперед, группы элементов И 3 и 4, формирующие конъюнкции разрядов множимого и множителя соответственно с весовыми функциями 2, 22, ... 2" и 2 регистры 9 и 10 управления и элемент

И 13, вырабатывающие управляющие сигналы, Одноразрядные сумматоры 5 и 6 складывают конъюнкции, имеющие одинаковые в такте весовые функции соответственно с четным и нечетным значе- с

Ф Я ниями k, а также задержанные на регистрах группы 7 и 7> сигналы с выхо3 150 дов нечетных разрядов переносов сумматора 6 и четных разрядов переносов сумматора 5 и с выходов нечетных разрядов переносов сумматора 5 и четных разрядов переносов сумматора 6 соответственно. Сигналы с выходов суммы сумматоров 5 и 6 транслируются коммутатором 8 на выход 18 устройства соответственно в первом и втором полу9877

5 !

О тактах тактов работы устройства . Вслед за разрядами первой пары сомножителей в регистры 1 и 2 вдвигаются без паузы разряды второй пары сомножителей. Группы элементов И 11 и 12 под действием управления исключают формирование коньюнкций сомножителей из смежных пар. 2 ил .

Изобретение относится к вычислительной технике и может быть использовано в ЭВИ для выполнения арифметических действий.

Целью изобретения является повышение производительности. 20

На фиг.1 представлена схема устройства для умножения двоичных чисел; на фиг.2 - временные диаграммы, поясняющие работу устройства.

Устройство содержит регистр 1 мно- 25 жимого, регистр 2 множителя, вторую группу элементов И 3.1, 3.2, 3.7, первую группу элементов И 4.1, 4.2, ..., 4.8, второй одноразрядный сумматор 5, первый одноразрядный сум- ЗО матор 6, группу регистров 7.1 и 7.2, коммутатор 8, второй 9 и первый 10 регистры управления, четвертую группу элементов И 11.1, 11.2, ..., 11.7, третью группу элементов И 12.1, 12.2, ..., 12.7, элемент И 13, вход

14 множимого устройства, вход 15 множителя устройства, вход 16 .сброса устройства, тактовый вход 17 и выход

18 устройства.

Устройство работает следующим образом.

На тактовый вход 17 устройства поступ а ют синхроимпул ьсы СИ типа "меандр, тактирующие работу устройства. 45

На входы 14 и 15 множимого и множителя устройства с частотой следования синхроимпульсов поступают в последовательном коде разряды, начиная с первого (младшего), множимого и множителя соответственно.

На вход 16 сброса устройства поступает импульс, сбрасывающий в ноль регистры 1 и 2 множимого и множителя, Регистры 7.1 и 7Л группы, первый 10 и второй 9 регистры управления.

Под действием синхроимпульсов, поступающих на входы управления сдви"

Регистров 1 и 2 множимого и множителя, разряды множимого и множителя продвигаются в каждом такте в регистрах 1 и 2 на одну позицию в сторону старших разрядов °

При этом на выходах разрядов регистров 1 и 2 множимого и множителя формируются последовательности разрядов множимого и множителя в соответствии с временными диаграммами, представленными на фиг.2. Числа, указанные на временных диаграммах выходов разрядов регистров 1 и ?, означают номера разрядов множимого и множителя.

Одновременно с этим после обнуления первого и второго регистров 10 и

9 управления во второй регистр 9 управления под действием синхроимпульсов вдвигается единичное значение с инверсного выхода третьего разряда первого регистра 10 управления, С прямого выхода четвертого разряда второго регистра 9 управления единичное значение вдвигается в первый разряд первого регистра 10 управления. При этом элемент И 13, подклюценный входами к прямым выходам четвертого разряда второго регистра 9 управления и первого разряда первого регистра 10 управления, вырабатывает единичный импульс, обнуляющий второй регистр 9 управления по второму входу сброса и устанавливающий в единичное значение все разряды первого регистра 10 управления по входу установки в единичный код.

Далее в первый регистр 10 управления вдвигается нулевое значение.

При достижении третьего разряда с инверсного выхода этого разряда единичное значение поступает на вход первого разряда второго регистра 9 управления, и цикл работы регистров управления повторяется.

9"77

10 !

5

С инверсных выходов разрядов первого и второго регистров 10 и 9 управления снимаются сигналы управления, показанные на соответствующих временных диаграммах (фиг.2).

Последовательность разрядов множимого и множителя с выходов разрядов (исключая пятый разряд) регистров множимого 1 и множителя 2 поступает на первые входы элементов И 11 и 12 соответственно четвертой и третьей групп. На вторые входы этих элементов И подаются сигналы управления с инверсных выходов первого 10 и второго 9 регистров управления. Элементы И 11 и 12 четвертой и третьей групп обнуляют часть разрядов в последовательностях разрядов множимого и множителя в тактах, где соответствующие сигналы управления принимают нулевые значения. Полученные усеченные последовательности разрядов множимого и множителя поступают на входы элементов И 4 и 3 первой и второй групп, которые под их действием Формируют последовательности конъюнкций, отображаемых на соответствующих временных диаграммах двухразрядными кодами. Первый и второй разряды указанных кодов являются соответственно разрядами множимого и множителя, перемножаемыми на элементах И 4 и 3 первой и второй групп.

При этом на выходах элементов И

3.1, 3.2, ..., 3.7 второ" группы Формируются конъюнкции с весовыми функциями 2, 2, 2, .. °, 2, а на выходах элементов И 4.1, 4.2, ..., 4,8 первой группы формируются конъюнкции с весовыми функциями 2, 2З, 2, ° ...

На втором одноразрядном сумматоре 5 складываются конъюнкции, имеющие одинаковые в такте весовые функции с нечетным значением k, а также сигнал с выхода первого разряда переноса сумматора 5, сигналы с выходов нечетных разрядов переноса сумматора 5, задержанные на регистрах 7 группы, и сигналы с выходов четных разрядов переносов сумматора 6, задержанные на регистрах 7 группы.

Сигналы с выходов суммы второго и первого одноразрядных сумматоров 5 и

6 поступают соответственно на первый и второй информационные входы комму-. татора 8, который под действием синхроимпульсов подключает, указанные сигналы на выход 18 устройства соответственно в первых и вторых половинах тактов.

Таким образом, с выхода 18 устройства с удвоенной частотой следования синхроимпульсов снимается последовательный код произведения, причем в первых и вторых половинах тактов вырабатываются разряды произведения, имеющие весовые функции с четными и нечетными значениями k (значения весовых функций указаны на временной диаграмме. Вых. 13).

На временных диаграммах (фиг.2) показано, что вслед за разрядами 1, 2, ° .., 8 первой пары сомножителей поступают без паузы разряды 1, 2... °, 8 второй пары сомножителей и т,д.

Управляющие сигналы нулевыми значениями исключают формирование конъюнкций сомнож. телей из смежных пар. С выхо" да 18 устройства снимается непрерывная последовательность разрядов результатов.

Формула изобретения

Устройство для умножения двоичных чисел, содержащее регистры множимого и множителя, две группы элементов И, два одноразрядных сумматора, группу регистров, и коммутатор, причем тактовый вход устройства соединен с входами разрешения сдвига регистра множимого и регистра множителя, с входами разрешения записи регистров группы и управляющим входом коммутатора, вход сброса устройства соединен с входами сброса регистра множимого и регистра множителя и с входами сброса регистров группы„ вход первого разряда регистра множимого и вход первого разряда регистра множителя подключены к входам множимого и множителя устройства соответственно, выходы элементов И первой группы соединены с входами соответственно слагаемых с первого по восьмое первого одноразрядного сумматора, выходы элементов И второй группы соединены с входами соответственно слагаемых с первого по седьмое второго одноразрядного сумматора, выход первого разряда переноса которого соединен с входом девятого слагаемого первого одноразрядного сумматора, выходы третьего, второго и первого разрядов переноса которого и выходы третьего и второго разрядов

>5О9877 переноса второго одноразрядного сумматора соединены соответственно с входами разрядов с первого по пятый первого регистра группы, выход первого разряда которого соединен с информационным входом второго регистра группы, выход которого соединен с входом восьмого слагаемого второго одноразрядного сумматора, входы девя- 10 того и десятого слагаемых которого

-соединены соответственно с выходами третьего и пятого разрядов первого регистра группы, выходы четвертого и второго разрядов которого соединены 15 соответственно с входами десятого и одиннадцатого слагаемых первого одноразрядного сумматора, выходы суммы второго и первого одноразрядных сумматоров соединены соответственно с р первым и вторым информационными входами коммутатора, выход которого является выходом устройства, первый и второй входы k-ro элемента И второй группы (k = 1-7) соединены соответ- 25 ственно с вторым входом (8-k)-го и с первым входом (9-k) ãî элементов И первой группы, выходы пятых разрядов регистра множимого и регистра множителя соединены соответственно с пер" 30 вым и вторым входами четвертого элемента И второй группы, о т л и ч а ющ е е с я тем, что, с целью повышения производительности, оно содержит первый и второй регистры управления, третью и четвертую группы элементов И и элемент И, причем входы разрешения сдвига первого и второго регистров управления подключены к тактовому входу устройства, вход сброса первого 40 регистра управления и первый вход сброса второго регистра управления подключены к входу сброса устройства, вход первого разряда первого регистра управления соединен с прямым выходом четвертого разряда второго регистра управления и с первым входом элемента И, второй вход которого соединен с прямым выходом первого разряда первого регистра управления, выход элемента И соединен с входом установки

"1" первого регистра управления и с вторым входом сброса второго регистра управления, вход первого разряда которого соединен с инверсным выходом третьего разряда первого регистра управления, первые входы элементов И с первого по седьмой третьей группы соединены соответственно с выходами разрядов с первого по четвертый и с шестого по восьмой регистра множителя, вторые входы элементов И с первого по четвертый третьей группы соединены соответственно с инверсными выходами разрядов с первого по четвертый второго регистра управления, вторые входы элементов И с пятого по седьмой третьей группы соединены соответственно с инверсными выходами разрядов с первого по третий первого регистра управления, первые входы элементов И с первого по седьмой четвертой группы соединены соответственно с выходами разрядов с первого по четвертый и с шестого по восьмой регистры множимого,,вторые входы эле ментов И с первого по четвертый и с шестого по восьмой регистра множимого, вторые входы элементов И с первого по четвертый четвертой группы соединены соответственно с инверсными вы" ходами разрядов с первого по четвертый второго регистра управления, вторые входы элементов И с пятого по седьмой четвертой группы соединены соответственно с инверсными выходами разрядов с первого по третий первого регистра управления, выходы элементов И с первого по седьмой третьей группы соединены соответственно с первыми входами элементов И с первого по четвертый и с шестого по восьмой первой группы, выходы элементов И с второго по седьмой четвертой группы соединены соответственно с первыми входами элементов И с первого по третий и с пятого по седьмой второй группы, выход первого элемента И четвертой группы соединен с вторым входом восьмого элемента И первой группы.

1509877

Вх. 16

Вх. 17

Вх. 1/

Вь/х.1эл1

Вь/Х.2эл.1

ВыхХи1

Вь/х. 7ЭЛ.1

Вых.5эл.1

Вых.8эл. I

ВЬ/Х.7ЭЛ.1

Вь/х.ВЭЛ.1

8х. 15

8I Ix. 1эл. 2 г J 7 2 7 г э 7 j/ / J

2 У Ф 5 8 7 8 / г J s S Б 7 В

1 2,7

7 / 2,7 S Б

/ 2 7 Ф 5 б 7 г J/

2 7 1 5 Б 7 Ю /

/ 2 J O б Б 7 Б // 2

1 Б Б 7 Б

/ 2,7 Ф 5 б 7 //7

5/ Бг 77 Ю1/ / Ф 2

5/ //2 БУ б/ 75 Бб

// 22 э7 Ф 55 Бб 77 ББ /. 2 г э т гт

/У 2Ф Эб Фб 57 бб

IS гб 7 4Б

/б 27 J6

f/ô/ 2/б/

/У 2 7Б / 7 бб

/2 2Э ЭФ Фб бб б7 7Б / 2 2 J J У

2I .72 Ф,У БУ б5 7Б Б7 2 1 J 2 Ф У ф/ / б/2/

Ф/ 52 б,7 77 Юб

Б / б/ . 72 /77

2//2/ 2 2Г2Фгх гб 272 2 2 //2/ 2//2/>2/+2 202/ 2

Составитель A.ÊëþåB

Техред А.Кравчук Корректор. Н.Король

Редактор А.Шандор

Тираж 668 Подписное

Заказ 5813/"6

ВНИИПИ Государственного комитета го изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

Вых2ЭЛ.2

ВЫХ. БЭЛ.2

Вых. /Эл.2

ВЫх.5ЭЛ.2

8j/Ix. б эл. 2

8bIx. 7è. 2

Вых.ВЗЯ.2

Вь/х. 1эл. У

Вь/х 2эл. У

Вых. /эл.У

8bIx. Уэл. У

ВЬ/х 1ЭЛ. 10

Вых.2 ЭЛ.10

Вых.Ил. 10

ВЬ/Х.Зл. 1/

Вых. ЭЛ.,7-7

Выхэлб б

Вых. эл. 3-5

Вь/х. эл,У-///

8/Ix.эл.Ы

Вых. Эл,7-2

ВЫХ. Эл.5-1

8I//x эл Ф-8

ВЬ/х ЭЛ.Ф-7

Вьlх эл. //-ь

ВЫХ.ЭЛ. Ф S

ВЫХЭЛФ- /

ВыХЭЛ.Ф- 7

Вь x . эл.//-,2

ВЫХ ЭЛ.Ф-1

Вых. 18"

1 2 J Ф 5 б 7 В 1 2,7 Ф 5 б 7 Ю

У Ф 7 Ю 1 2 J Ф 7 Б

1 г Э 1 5 Б 7 j/ 2/ 7/ y/ 5/ g/ 7/

1 г Э 4 5 б 7 1 г Э 1/ 5