Устройство для возведения в квадрат

 

Изобретение относится к вычислительной технике и может быть использовано в специализированных и универсальных ЭВМ. Цель изобретения - повышение достоверности функционирования. Устройство содержит регистр 1 операнда, группы 2, 3 элементов И, сумматоры 4, 5, коммутатор 6, регистр 7, сумматор 8 контроля, регистры 9, 10 контроля, триггеры 11, 12, счетчик 13, элемент НЕ 14, мультиплексор 15 с соответствующими связями. 4 ил.

союз советсних социАлистичесних ЕСПУБЛИН

А2 (1% (И) (51) 5 С 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCH0MV СВИДЕТЕЛЬСТВУ

ГОсудАРстВенный нОмитет пО изОБРетениям и ОтнРытиям пРи Гннт сссР

1 (61) 1451686 (21) 4413555/24-24 (22) 21,04,88 (46) 07.01.90. Бюл. Ф (71) Одесский политехнический институт (72) А.В.Дрозд, Е.Л.Полин, Г.П.Баранникова, С.А.Нестеренко и Ю.В.Дрозд (53) 681.325(088.8) (56) Авторское свидетельство СССР

N 1451686, кл. С 06 F 7/552, 1987.

2 (54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В

КВАДРАТ (57) Изобретение относится к вычислительной технике и может быть использовано в специализированных и универсальных ЭВМ. Цель изобретения — повышение достоверности функционирования.

Устройство содержит регистр 1 операнда, группы 2, 3 элементов И, сумматоры 4,5, коммутатор 6, регистр 7, сумматор 8 контроля, регистры 9, 10 контроля, триггеры 11, 12, счетчик

13, элемент НЕ 14, мультиплексор 15 с соответствующими связями. 4 ил.

1534458

Изобретение относится к вычислительной технике, может быть использовано в специализированных и универсальных ЭВГ1 и является усовершенстS вованием устройства по авт. св.

У 1451686.

Цель изобретения — повышение достоверности функционирования.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 временные диаграммы, иллюстрирующие работу устройства; на фиг, 3 — таблица работы мультиплексора; на фиг. 4 — схема счетчика.

Устройство содержит регистр 1 операнда, первую 2. 1-2.4 и вторую 3.13.3 группы элементов И, первый 4 и второй 5 сумматоры, коммутатор 6, регистр 7, сумматор 8 контроля, первый 9 и второй 10 регистры контроля, первый 11 и второй 12 триггеры, счетчик 13, элемент HE 14, мультиплексор

15, информационный вход 16, синхровход 17, вход 18 сброса устройства, выход (двоичный) 19 результата, выходы 20 (в четверичной системе) и контрольный выход 21 устройства.

Устройство работает следующим образом.

На синхровход 17 устройства поступают синхроимпульсы типа "меандр", тактирующие работу устройства. На вход 18 сброса устройства поступает импульс, обнуляющий регистр 1 операнда, первый 9 и второй 10 регистры контроля, первый 11 и второй 12 триггеры и регистр 7, а также устанавливающий в исходное состояние счетчик 13.

На информационный вход !6 устройства с частотой следования синхроимпульсов поступают разряды операнда (начиная с первого младшего). Эти разряды вдвигаются в регистр 1 операнда под действием синхроимпульсов, обеспечивая выработку на выходах регистра 1 последовательностей разрядов операнда в соответствии с показанными на фиг. 2 временными диаграммами. Чис0 ла на временных диаграммах выходов регистра 1 определяют номера разрядов операнда. При этом на выходах элементов И первый 2 и второй 3 групп формируются последовательности конъюнкций четными и нечетными весовыми функциями соответственно. Последовательности конъюнкций обозначены на соответствующих временных диаграммах двухраэрядными кодами. Первый и второй разряды кодов указывают на разряды операнда, над которыми выполняется операция умножения на данном элементе И группы. Конъюнкции на выходах элементов И одной группы имеют в такте одинаковые весовые функции соответственно с четными и нечетными степенями для первой 2 и второй 3 групп элементов И.

Первый 4 и второй 5 одноразрядные сумматоры складывают в каждом такте конъюнкции с одинаковыми весовыми функциями, а также значениями посчитанных ранее разрядов переносов сумматоров 4 и 5, задержанных на регистре 7.

При этом на выходах суммы первого и второго 5 одноразрядных сумматоров вырабатываются соответственно нечетные и четные разряды произведения. Эти разряды поступают на выходы 20 результата в четверичной системе счисления, а также на первый и второй информационные входы коммутатора 6, который под действием синхроимпульсов (типа меандр ), поступающих на его управляющий вход, транслирует на выход 19 двоичного результата разряды произведений в естественном порядке их следования. На временной диаграмме, иллюстрирующей изменения выхода 19 устройства, показаны весовые функции разрядов произведений. Разряд с весовой функцией 2 всегда определяется с нулевым значением.

Четные и нечетные разряды результатов с выходов суммы второго 5 и первого 4 сумматоров поступают также на входы первого слагаемого сумматора 8 контроля, на вход переноса которого поступает выработанный им же сигнал переноса, задержанный на один такт первым триггером 11. На вторую группу входов сумматора 8 контроля

;поступает формируемый им код суммы, задерживаемый на два такта первым 9 и вторым 10 регистрами контроля, Таким образом, сумматор 8 контроля обеспечивает последовательное сложение тетрад разрядов результата с учетам в сумме переносов такого сложения в качестве младшего разряда тетрады, В результате этого на выходах первого 9 и второго 10 регистров контроля формируется код остатка от деления результата на 15.

58 6 на известных мнкрасхемах вычислительной техники.

Счетчик 13 (фиг, 4) выполнен на микросхеме К155ИЕ7, па входу установки в счетчик записывается код 14 (каличество отсчитываемых счетчиком тактов). На нычитающий вход, являющийся синхравходом счетчика (3, поступают синхраимпульсы,происходит приуменьшение значения счетчика до нуля, выход заема повторяет вид синхроимпульса и нулевым уровнем запрещает прием синхросигнала по входу "+1". Па заднему фронту сигнала заема осуществляется прием сигнала контроля в триггер 12.

Ф а р м у л а и з о б р е т е н и я

Устройство для возведения в квадрат па авт, св. Ф 1451б86, о т л ич а ю щ е е с я тем, что, с целью повышения достоверности фу-нкционирования устройства, в него введены сумматор контроля, первый и второй триггеры, счетчик, элемент НЕ, пер- вый и второй регистры контроля и мультиплексор, причем синхровхад устройства подключен к синхравхаду счетчика, синхравходам первого и второго регистров контроля и синхравходу первого триггера, вход сброса устройства подключен к входам сброса первого и второго регистров контроля, первого и второго триггера и входу установки .счетчика, выходы суммы первого и второго сумматоров являются выходами результата и подключены к первому и второму входам первого слагаемого сумматора контроля, вход переноса которого соединен с выходом первого триггера, выход переноса соединен с информационным входам первого триггера, а первый и второй выходы суммы подключены к соответствующим информационным входам первого регистра контроля, первый и второй выходы которого соединены с соответствующими информационными входами второго регистра контроля, первый и второй выходы которого соединены с соответствующими входами второго слагаемого сумматора контроля, первый (младший), второй и третий адресные входы мультиплексора соединены с вторым выходом второго регистра контроля, первым и вторым выходами первого регистра контроля соответственного, н 5 15344

Иамент формирования такого кода определяется счетчиком 13, который отсчитывает 14 тактов от начала раба ты устройства, составленные из 1! тактов получения результата, двух тактов распространения переноса и такта формирования кода остатка от деления результата на 16.

Код остатка поступает тремя старшими разрядами на адресные входы мультиплексора 15, а младшим разрядом и его инверсией, получаемой на элементе НЕ 14 — на информационные входы мультиплексора 15 соответственна пронумерованные 2,3,5 и 4. В таблице работы мультиплексора 15 (фиг, 3) показаны наборы значений кода остатка и функции f реализуемой мультиплексором 15. Четвертый, тре- 20 тий и второй разряды кода подаются на адресные входы мультиплексора 15, а первый разряд, обозначенный через а, и его инверсия а подаются соответственна на второй, третий„ пятый и четвертый информационные входы разрядов мультиплексора. Информационные входы разрядов 1, 6 и 7 подключены к входу логической единицы, а нулевой информационный вход вЂ, к входу логического нуля устройства.

Иультиплексор 15 идентифицирует единичным значениям на выходе запрещенные эначе :ия остатков 2,3,5,7 8, 11, 12, 13, 14, которые не могут быть остатками по модулю 15 квадрата числа (квадрат числа может делиться на

15 только с остатками О,i 4,6,9,10, являющимися разрешенными остатками) .

Сигнал с выхода мультиплексора 15 записывается в момент времени, определяемый счетчикам 13, ва второй триггер 12, который выдает э-ат сигнал контроля на выход 21 контроля устройства, 45

При правильном функционировании устройства первым 9 и вторым 10 регистрами контроля формируется код разрешенного остатка и контрольный выход 2 1 устройства сохраняет нулевое значение. Результат с запрещенным остатком ат деления его на

15 устанавливает контрольныи выход

2 1 устройства в единичное значение, указывающее на неправильное функционирование устройства, Коммутатор 6, регистры 1,7,9 и 10, триггеры 11 и 12, мультиплексор, сум»

l маторы 4 и 5 могут быть выполнены

1534458 левой информационный вход мультиплексора соединен с входом логического нуля устройства, первый, шестой, седьмой информационные входы подключены к входу логической единицы устройства, второй, третий и пятый ин-! формационные входы соединены с первым выходом второго регистра контроля

8! td

81 17 !

dg 18

1 7 5

7 5 4 5 Ю 7 8

1 2 5 4 5 б 7

8ьи 1)8 !.1 2 3 4 5 b У d бви7)8 t дю 5)81

1 7 5 4 S Г 7 8 г 5 8 У 8

1 7 5 4 5 8

Z ) 4 S 8

1 7 J 4 S

7 5

tS 77 58

14 75 Jd 47 58

17 7) )Ф 45 58 87 78

15 74 J5 48 57 88

15 78 )7 48

78

7 7 7 7)Р1) 7 7 7 7) 77и7а7и ю7 и

84и )8,51

dpi). 78

1 2 5 4 5 8 7 8

84и 7а дьи) !.У

8еи.м U

84и)! 25

84и 4)8 1

АИ 5)8 1 чьи 8)8 1

84и. Уи 1

Юмамd)) t йи)8 71

8b_#_)8 72

8ю)82.5

Фьи. м 24

84а )8.55

AAr И.) 2 и входом элемента НЕ, выход которого соединен с четвертым информационным входом мультиглексора, выход которого соединен с информационным входом второго триггера, синхровход которого подключен к выходу счетчика, а выход второго триггера является контрольным выходом устройства.

1 2, 5 7 4 I ) S 2.4 б!) )УРФИИФЛвРМ 8м

7 t J 2 4 1 5 5 7 бй 5 1ЮИ1)Ф

1534458

Составитель А.Дрозд

Редактор О.Юрковецкая Техред М.Дидык Корректор И.Муска

Подписное

Заказ 42

Тираж 553

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

Устройство для возведения в квадрат Устройство для возведения в квадрат Устройство для возведения в квадрат Устройство для возведения в квадрат Устройство для возведения в квадрат 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и специализированных вычислительных устройствах

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах для обработки сейсмических, акустических, видеосигналов идр

Изобретение относится к вычислительной технике и может быть использовано в специализированных и универсальных быстродействующих цифровых вычислительных машинах

Изобретение относится к вычислительной технике и позволяет возводить N - разрядное число в квадрат с контролем при меньших затратах оборудования

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может применяться в цифровых вычислительный машинах и специализированных вычислительных устройствах

Изобретение относится к вычислительной технике и служит для аппаратурной реализации операции вычисления квадратного корня

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных цифровых и вычислительных машин

Квадратор // 1501049
Изобретение относится к вычислительной технике и предназначено для формирования суммы квадратов двух величин и извлечения из нее квадратного корня

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах обработки информации

Изобретение относится к вычислительной технике и может быть использовано в цифровых функциональных преобразователях и в цифровых вычислительных машинах Цепью изобретения является повышение быстродействия

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих специализированных вычислителях

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и структурах

Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных комплексах и устройствах реального времени

Изобретение относится к цифровой вычислительной технике и может быть использовано в быстродействующих процессорах и специализированных вычислительных устройствах, работающих в реальном масштабе времени с высокой тактирующей частотой

Изобретение относится к области вычислительной техники и может быть применено в средствах цифровой обработки сигналов с квадратурными составляющими для вычисления модуля сигнала в реальном времени

Изобретение относится к вычислительной технике и может быть использовано для аппаратного вычисления квадратного корня и его обратной величины в избыточной системе счисления в форме с фиксированной запятой

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах и цифровых измерительных приборах
Наверх